-
公开(公告)号:CN111129110A
公开(公告)日:2020-05-08
申请号:CN201911250604.0
申请日:2019-12-09
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L29/06 , H01L29/40 , H01L29/739 , H01L29/78 , H01L29/868 , H01L21/329 , H01L21/331 , H01L21/336
摘要: 本发明提供一种功率芯片终端结构、功率芯片终端结构的制作方法和装置,在N型衬底(1)的正面形成P型场限环(2)、截止环(4)和氧化层;在P型场限环(2)、截止环(4)上设置引线孔,基于引线孔在氧化层的正面形成内置场板(6)和截止环金属(9);在氧化层、内置场板(6)和截止环金属(9)的正面形成钝化层(7),终端结构不易失效;本发明中内置场板(6)的长度要求不高,降低了设计难度和复杂度;本发明提高了终端结构抗表面电荷玷污能力,降低了功率芯片对电荷的敏感性,进而提高了终端结构的可靠性;本发明工艺简单,与功率芯片传统制造工艺兼容,可实施性强;本发明适用于IGBT、VDMOS、FRD等多种功率芯片。
-
公开(公告)号:CN109148590A
公开(公告)日:2019-01-04
申请号:CN201811003587.6
申请日:2018-08-30
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网山东省电力公司
IPC分类号: H01L29/78 , H01L21/336 , H01L21/265 , H01L21/266
CPC分类号: H01L29/7802 , H01L21/26513 , H01L21/266 , H01L29/66712
摘要: 本发明涉及半导体技术领域,提供一种半导体器件及其制备方法,其中,该半导体器件包括:半导体层;栅极和源极,形成在所述半导体层上方;半导体区域,形成在栅极和源极之间的所述半导体层内,且所述半导体区域具有与所述栅极和/或所述源极交叠的部分;其中,所述半导体区域内的离子掺杂浓度为1E16‑5E21cm‑3,所述半导体区域与所述半导体层的导电类型相同。通过在栅极和源极之间的半导体层内形成半导体区域,该半导体区域具有与栅极和/或源极交叠的部分,其中,交叠部分的面积可以用于改变栅端和/或源端重合处的MOS电容,从而实现对栅控半导体器件的开关时间和开关损耗等开关特性的调制。
-
公开(公告)号:CN108520870A
公开(公告)日:2018-09-11
申请号:CN201810338518.4
申请日:2018-04-16
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L23/48
摘要: 本发明公开了一种功率器件封装结构,该封装结构包括上电极板、功率半导体器件芯片、下电极板,所述功率半导体器件芯片位于所述上电极板和下电极板之间,其特征在于,所述封装结构还包括第一弹性电极片和/或第二弹性电极片,所述第一弹性电极片位于所述上电极板与所述功率半导体器件芯片之间,所述第二弹性电极片位于所述下电极板与所述功率半导体器件芯片之间。该封装结构有效缓解了零部件加工公差带来的应力集中问题,在保证导电良好的前提下能够减小封装结构中芯片的受力,有效提高功率器件封装的可靠性;同时由于该弹性电极片是由弹性导电擦了或其他具有良好弹性和导电性的材料制成,还能提高对芯片的导热作用。
-
公开(公告)号:CN108063165A
公开(公告)日:2018-05-22
申请号:CN201711061906.4
申请日:2017-11-02
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L29/861 , H01L29/06 , H01L21/329
摘要: 本发明公开了二极管及其制造方法,其中所述二极管包括:第一半导体区域,其具有第一导电类型;至少一个第二半导体区域,设置在所述第一半导体区域上,并且所述第二半导体区域的表面与所述第一半导体区域的表面齐平,所述第二半导体区域具有与所述第一导电类型相反的第二导电类型;其中,所述第二半导体区域的所述表面内形成有至少一个凹陷区域,所述凹陷区域为绝缘材料。本发明实施例所提供的二极管能够在降低表面温度的同时缩短横向电阻区的长度,从而减小二极管的尺寸。
-
公开(公告)号:CN107658260A
公开(公告)日:2018-02-02
申请号:CN201710674475.2
申请日:2017-08-08
申请人: 全球能源互联网研究院有限公司 , 国家电网公司 , 国网山东省电力公司电力科学研究院
IPC分类号: H01L21/762
CPC分类号: H01L21/76224 , H01L21/76237
摘要: 本发明提供了一种在基板上形成绝缘沟槽方法及半导体器件,其中,方法包括:在基板表面待形成所述绝缘沟槽的区域中形成绝缘层,可以作为绝缘沟槽的底部,具体的厚度可以根据器件类型和使用要求进行相应的调整,在基板表面行成绝缘层比较容易实现,而且厚度和区域范围比较容易控制,再在基板形成外延层,外延层的结构可以根据半导体器件类型决定,再在外延层上形成开口暴露出绝缘层,由此可以形成绝缘沟槽,相较于现有技术,不仅可以实现控制沟槽底部的绝缘层底部厚度,改善电场分布,实现不需要额外的设备和工艺,实现过程以及实现工艺简单。
-
公开(公告)号:CN107464835A
公开(公告)日:2017-12-12
申请号:CN201710530888.3
申请日:2017-07-03
申请人: 成都迈斯派尔半导体有限公司 , 全球能源互联网研究院有限公司 , 国家电网公司 , 国网山东省电力公司电力科学研究院
IPC分类号: H01L29/06 , H01L29/739
CPC分类号: H01L29/0619 , H01L29/7395
摘要: 本发明提供了一种半导体功率器件及其终端结构,该终端结构包括:具有第一导电类型的半导体衬底;具有第一导电类型的第一半导体区,具有第二导电类型的第二半导体区,第一半导体区、第二半导体区位于半导体衬底的上表面中;槽体,位于半导体衬底的上表面中,槽体中填充介质;槽体的至少一部分被具有第二导电类型的第三半导体区包围。通过实施本发明,可在更短的距离内承受高电压,从而减小终端结构的面积,且包覆该槽体的半导体区可使半导体器件具有较高击穿电压,并且可以有效降低器件对界面电荷的敏感度。
-
公开(公告)号:CN111487514B
公开(公告)日:2022-07-22
申请号:CN202010312229.4
申请日:2020-04-20
申请人: 全球能源互联网研究院有限公司
摘要: 本发明公开了一种IGBT动态参数测试电路杂散电容提取方法及系统,包括:测量IGBT器件在瞬态开通过程中的发射极实测电压和集电极实测电流,得到发射极实测电压在瞬态开通过程中的电压变化曲线和集电极实测电流在瞬态开通过程中的电流变化曲线;利用电压变化曲线计算发射极实测电压在瞬态开通过程的结束时刻与开始时刻的电压差;利用电流变化曲线计算在瞬态开通过程中集电极理想电量与实测电量的电量差;利用电量差除以电压差得到IGBT动态参数测试电路的杂散电容。本发明基于IGBT器件的开通瞬态波形,通过实测的方法计算动态测试平台的杂散电容,可以有效评估动态测试设备测量结果的准确性,为制定设备杂散电容的标准提供了依据。
-
公开(公告)号:CN114156338A
公开(公告)日:2022-03-08
申请号:CN202111487931.5
申请日:2021-12-07
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网安徽省电力有限公司电力科学研究院
IPC分类号: H01L29/739 , H01L29/06 , H01L21/331
摘要: 本发明提供一种绝缘栅双极型晶体管及其制备方法。所述绝缘栅双极型晶体管包括:漂移层;位于所述漂移层一侧的集电层,所述集电层的导电类型与所述漂移层的导电类型相反;位于所述漂移层和所述集电层之间的缓冲层,所述缓冲层的导电类型与所述漂移层的导电类型相同,且所述缓冲层的掺杂浓度高于所述漂移层的掺杂浓度;在所述缓冲层的内部设置有浮置层,所述浮置层的导电类型与所述缓冲层的导电类型相反。所述缓冲层与所述浮置层的界面处形成结势垒,阻碍载流子的扩散,改变了绝缘栅双极型晶体管集电极一侧的载流子分布,降低了发射极漏电流,提高了绝缘栅双极型晶体管的正向击穿电压。
-
公开(公告)号:CN113495080A
公开(公告)日:2021-10-12
申请号:CN202010257508.5
申请日:2020-04-03
申请人: 全球能源互联网研究院有限公司
IPC分类号: G01N23/2204 , G01N23/2206
摘要: 本发明涉及一种扫描电子显微镜能谱仪用测试夹具,所述测试夹具包括多个夹口,所述各夹口的两边包括不同金属,所述扫描电子显微镜能谱仪包括扫描电子显微镜和能谱分析仪,所述扫描电子显微镜包括扫描电子显微镜舱室,所述夹具设置于所述扫描电子显微镜舱室内,所述能谱分析仪用于:对待测样品截面元素分布进行测试,本发明夹具上的各夹口两边采用不同的金属制造,用来避免夹具与测试样品中含有同一种金属所造成的测试结果干扰,以及测量元素分布不准确的技术问题。
-
公开(公告)号:CN112582460A
公开(公告)日:2021-03-30
申请号:CN201910937911.X
申请日:2019-09-30
申请人: 全球能源互联网研究院有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/06 , H01L29/423 , H01L29/739 , H01L21/28 , H01L21/331
摘要: 本发明提供了一种半导体器件单元及其制作方法及形成器件,其特征在于,所述单元包括:具有两种掺杂特性半导体材料层堆叠而成的层叠层、栅控制结构和绝缘钝化层(31);所述层叠层为凸台结构,上底面小于下底面,所述凸台侧面具有正斜角或直角结构;所述绝缘钝化层(31)设置于所述层叠层的侧面,且配合所述正斜角或直角结构与所述层叠层构成立方体结构;所述栅控制结构设置在所述绝缘钝化层(31)和所述层叠层之间。本发明可以实现受力面平整、受力均匀、绝缘栅受力小,可实现大面积互联。
-
-
-
-
-
-
-
-
-