-
公开(公告)号：CN1218983A
公开(公告)日：1999-06-09
申请号：CN98125184.6
申请日：1998-12-04
申请人： 日本电气株式会社
发明人： 吉田直之
IPC分类号： H01L21/027 , G03F7/00
CPC分类号： H01L27/10852 , G03F7/0035 , G03F7/16 , H01L21/0274 , H01L21/31144 , H01L21/76802 , H01L27/10888
摘要： 一种叠层型动态随即存取存储器器件,在内层绝缘层内形成有节点接孔,存储器电极通过节点接孔与存取晶体管的源极区保持接触,用光刻技术及蚀刻制作节点接孔及存储器电极,其中用于节点接孔(d0/d1)光刻胶掩膜的厚度与存储器电极的不同,其差值等于周期性周期的一半,所述周期性代表光刻胶的被感光特性,从而保持两图形间的互相嵌套。
-
公开(公告)号：CN101971315B
公开(公告)日：2012-08-22
申请号：CN200980109142.9
申请日：2009-06-02
申请人： 阿德威尔斯股份有限公司 , 尔必达存储器股份有限公司
IPC分类号： H01L21/60
CPC分类号： H01L21/67092 , H01L21/68728 , H01L21/68742 , H01L24/75 , H01L2224/16 , H01L2224/75 , H01L2224/758 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01075 , H01L2924/01082 , H01L2924/014 , H01L2924/15788 , Y10S269/903 , Y10T29/4913 , Y10T29/53174 , Y10T29/53178 , Y10T29/53265 , H01L2924/00
摘要： 本发明提供一种安装装置，该装置能够效率良好且高精度地将芯片等部件安装到基板上。在具有开口部(K5)的旋转工作台(22)的上表面载置晶片，在开口部(K5)中升降支承部以及保持芯片的头部，将晶片与芯片抵接并在局部夹持二者，并通过加热使其接合。然后，退避支承部和头部，并在晶片和旋转工作台(22)之间插入在保持工作台上具备的升降臂，从而使晶片上升，并且旋转移动旋转工作台(22)而使开口部(K5)相对于晶片移动。然后，再次将晶片载置在旋转工作台(22)的上表面，来进行接合动作。
-
公开(公告)号：CN100541787C
公开(公告)日：2009-09-16
申请号：CN200610164162.4
申请日：2006-12-06
申请人： 尔必达存储器股份有限公司
IPC分类号： H01L25/00 , H01L25/065
CPC分类号： H01L25/0657 , G11C5/02 , G11C5/04 , G11C2029/4402 , H01L2224/16145 , H01L2225/06513 , H01L2924/01021 , H01L2924/15311
摘要： 本发明的层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，所述层叠型半导体装置包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。
-
公开(公告)号：CN101013687A
公开(公告)日：2007-08-08
申请号：CN200710007705.6
申请日：2007-01-29
申请人： 尔必达存储器股份有限公司
发明人： 小川澄男
IPC分类号： H01L23/525 , H01L27/00 , H01L21/768 , H01L21/82
CPC分类号： H01L23/5258 , H01L2924/0002 , H01L2924/00
摘要： 一种半导体器件包括下电极、上电极、以及与下电极和上电极相连的熔丝元件。熔丝元件的高度大于要照射的激光束的焦点深度。熔丝元件的直径小于激光束的衍射极限。因此，在本发明中使用沿垂直方向较长的熔丝元件，从而可以高效地吸收激光束能量。可以使用具有较小焦点深度的光学系统来切断熔丝元件，使位于熔丝元件上面或下面的组件受到的损坏非常小。由此，可以切断熔丝元件而不会破坏钝化膜。
-
公开(公告)号：CN1992079A
公开(公告)日：2007-07-04
申请号：CN200610126577.2
申请日：2006-08-28
申请人： 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC分类号： G11C11/409 , G11C11/4091
CPC分类号： G11C7/1027 , G11C7/1012 , G11C7/1048 , G11C7/1051 , G11C7/1066 , G11C7/1069 , G11C7/1072 , G11C7/1078 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4094 , G11C11/4096 , G11C29/028 , G11C2207/002
摘要： 本发明提供一种半导体器件，在包含DRAM等半导体存储器的半导体器件中，实现动作余量的增大和消耗功率的降低。例如，具有由副放大器(SAMP)对从读出放大器阵列(SAA)读出到本地输入输出线(LIO)上的信号进行放大并传送到主输入输出线(MIO)的列系统电路。在各副放大器(SAMP)中，设有例如可以按照读起动信号(RD1、2)设定2种电流的电流控制电路(IC)。读起动信号(RD1、2)，通过时序控制电路的控制，在与突发读出动作的周期数对应的时刻生成。在存储体激活后紧接着的突发读出动作周期中，由(RD1)将电流控制电路(IC)的电流设定得较大，在后续的读出周期中，由(RD2)将电流控制电路(IC)的电流设定得较小。
-
公开(公告)号：CN1979848A
公开(公告)日：2007-06-13
申请号：CN200610164162.4
申请日：2006-12-06
申请人： 尔必达存储器股份有限公司
IPC分类号： H01L25/00 , H01L25/065
CPC分类号： H01L25/0657 , G11C5/02 , G11C5/04 , G11C2029/4402 , H01L2224/16145 , H01L2225/06513 , H01L2924/01021 , H01L2924/15311
摘要： 本发明的层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，所述层叠型半导体装置包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。
-
公开(公告)号：CN1909114A
公开(公告)日：2007-02-07
申请号：CN200610108315.3
申请日：2006-08-01
申请人： 株式会社日立制作所 , 尔必达存储器股份有限公司
CPC分类号： G06F11/1044 , G11C2029/0409
摘要： 本发明提供一种半导体存储器件，该半导体存储器件抑制面积损失，并且小型化时的动作余量大。例如，对于DRAM等的存储阵列(ARY)，采用由64位数据位和9位校验位构成的纠错码方式，使伴随该纠错码方式的纠错码电路(ECC)与读出放大器串(SAA)相邻地配置。在芯片内，除了设置有由这种存储阵列ARY构成的额定存储阵列之外，还设置有与存储阵列(ARY)同样地具有(SAA)及与该(SAA)相邻的(ECC)的冗余存储阵列，解救制造时产生的缺陷。并且，在(ECC)中，在有激活指令时进行纠错，在有预充电指令时进行校验位的存储。
-
公开(公告)号：CN1906699A
公开(公告)日：2007-01-31
申请号：CN200380110822.5
申请日：2003-11-21
申请人： 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC分类号： G11C15/04
CPC分类号： G11C15/04 , G11C15/043
摘要： 在由采用了存储电路(STC)和比较电路(CP)的存储单元构成的存储阵列中，将构成比较电路的多个晶体管中的、栅电极连接在检索线上的晶体管的源电极或漏电极的任一个电极与预充电到高电压的匹配线(HMLr)连接。而且，将匹配线判断电路(MDr)配置在预充电到低电压的匹配线(LMLr)上，根据信息的比较结果辨别在该匹配线内产生的比较信号电压。按照这种存储阵列的结构和动作，可以避免匹配线对内的检索线驱动噪声的影响，并以低功率且高速地进行比较动作。因此，能够实现可以用高速进行检索动作的低功率内容可寻址存储器。
-
公开(公告)号：CN1855367A
公开(公告)日：2006-11-01
申请号：CN200610073696.6
申请日：2006-04-19
申请人： 尔必达存储器股份有限公司
发明人： 大内雅彦
IPC分类号： H01L21/02 , H01L21/8242 , G03F7/36
CPC分类号： H01L21/31138 , G03F7/427 , H01L27/10852 , H01L28/91
摘要： 一种在DRAM装置中形成具有金属氮化物底电极，电容器绝缘膜和上电极的圆柱形电容器的方法包括以下步骤：在圆柱孔中的底电极上形成光刻胶膜，通过使用无氧气体的等离子体灰化处理除去光刻胶膜，和在底电极上连续地形成绝缘膜和上电极。等离子体灰化处理采用将等离子体气体加速到圆柱形沟槽中的偏压。
-
公开(公告)号：CN1835119A
公开(公告)日：2006-09-20
申请号：CN200610067888.6
申请日：2006-03-14
申请人： 尔必达存储器股份有限公司
发明人： 堂野千晶
IPC分类号： G11C11/406 , G11C29/00
CPC分类号： G11C29/50 , G11C11/401 , G11C11/406 , G11C29/02 , G11C29/18 , G11C29/50016 , G11C2029/3602
摘要： 当计数器输出信号(104)采用与特定地址有关的预定值时，计数器控制器(10)停止刷新计数器(20)的计数器操作，以将计数器输出信号(104)保持在恒定值。维持刷新特定地址的状态，并且在该状态下完成故障分析。
-
-
-
-
-
-
-
-
-
搜索结果
50 条记录 (耗时 0.046 秒)
