数据可压缩的低功耗集成电路测试装置及其方法

    公开(公告)号:CN102305912B

    公开(公告)日:2014-06-04

    申请号:CN201110217099.7

    申请日:2011-07-29

    申请人: 清华大学

    发明人: 向东 陈振

    IPC分类号: G01R31/319

    CPC分类号: G01R31/318547

    摘要: 本发明公开了一种数据可压缩的低功耗集成电路测试装置及其方法,所述装置包括:扫描森林、异或门网络、输出选择电路、第一控制寄存器和第二控制寄存器;其中,所述扫描森林,包括多个扫描输入端和多个相互连接的扫描触发器组,所述扫描输入端连接第一个扫描触发器组中的所有扫描触发器,各扫描触发器组中的所有扫描触发器连接上一扫描触发器组中扫描触发器的输出端;所述异或门网络中的每个异或门的输入端与扫描森林的最后一组扫描触发器组中的扫描触发器输出端相连;所述输出选择电路连接异或门网络;本发明能够减少电路中结点的跳变,降低功耗,同时能够实现测试响应数据的压缩。

    用于实现层级式测试设计解决方案的方法和装置

    公开(公告)号:CN101793942A

    公开(公告)日:2010-08-04

    申请号:CN200910208098.9

    申请日:2009-10-27

    IPC分类号: G01R31/3185

    CPC分类号: G01R31/318547

    摘要: 本发明涉及用于实现层级式测试设计解决方案的方法和装置。具体地,公开了用于实现电路上的层级式测试设计(DFT)逻辑的方法和设备。该层级式DFT逻辑实现DFT电路,其可以专用于模块,并且可以将用于多个模块的DFT配置为共享顺序输入信号和/或共享顺序输出信号。在操作期间,第一模块的DFT电路可以将来自顺序输入信号的比特序列传播至第二模块的DFT电路,使得该比特序列可以包括用于控制该DFT电路的一组控制信号值,并且可以包括用于测试该模块的压缩测试向量。此外,用于第二模块的DFT电路可以生成顺序响应信号,其组合了来自第二模块的压缩响应向量和来自第一模块的DFT电路的顺序响应信号。