-
公开(公告)号：CN101317252A
公开(公告)日：2008-12-03
申请号：CN200680043597.1
申请日：2006-12-15
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L29/10
CPC分类号： H01L29/66636 , H01L21/823807 , H01L21/823814 , H01L29/165 , H01L29/517 , H01L29/66628 , H01L29/7848 , Y10S438/933 , Y10S438/938
摘要： 本发明描述了增强型晶体管，其中在源极和漏极区中使用了Ⅲ族－N化合物，从而将拉伸应变施加到沟道上。源极和漏极区可以是凸起的或嵌入的，并且与p沟道晶体管的凹陷或凸起的压缩区域一起形成。
-
公开(公告)号：CN101253602A
公开(公告)日：2008-08-27
申请号：CN200680031961.2
申请日：2006-08-03
申请人： 英特尔公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/49 , H01L29/51
CPC分类号： H01L21/28185 , H01L21/28088 , H01L29/495 , H01L29/517 , H01L29/66545 , H01L29/66553 , H01L29/66583
摘要： 一种形成具有退火的栅介电层的晶体管栅堆叠的方法，其通过提供包括由沟槽而被分离的第一和第二间隔物的衬底而开始。在所述衬底上以及所述沟槽之内沉积共形的高－k栅介电层，并且其中所述高－k栅介电层的厚度大于或等于3埃并且小于或等于60埃。接着，在所述高－k栅介电层上沉积盖层，其中所述盖层基本上填充所述沟槽并且基本上覆盖所述高－k栅介电层。然后在大于或等于600℃的温度下退火所述高－k栅介电层。除去所述盖层以暴露所述退火的高－k栅介电层。然后在所述退火的高－k栅介电层上沉积金属层。可以使用CMP工艺除去多余的材料并完成所述晶体管栅堆叠的形成。
-
公开(公告)号：CN101208805A
公开(公告)日：2008-06-25
申请号：CN200680023301.X
申请日：2006-06-29
申请人： 英特尔公司
IPC分类号： H01L29/786 , H01L29/417 , H01L21/336
CPC分类号： H01L29/785 , H01L29/41791 , H01L29/66545 , H01L29/66795 , H01L29/7851 , H01L29/78681 , H01L29/78684 , H01L2029/7858
摘要： 一种纳米尺度沟道器件的接触体系结构，具有耦合并延伸在具有多个并行半导体本体的源区和漏区之间的接触结构。所述接触结构能够接触具有亚光刻间距的并行半导体本体。
-
公开(公告)号：CN101133498A
公开(公告)日：2008-02-27
申请号：CN200680006840.2
申请日：2006-01-03
申请人： 英特尔公司
IPC分类号： H01L29/778 , H01L21/338
CPC分类号： H01L29/66871 , H01L29/7784
摘要： 可以利用置换金属栅极法来形成量子阱晶体管或高电子迁移率晶体管。可以利用虚拟栅极来定义侧壁间隔物和源漏接触金属。可以移除虚拟栅极，并利用剩余结构作为掩模来蚀刻掺杂层以形成与所述开口自对准的源极和漏极。高介电常数材料可以涂覆所述开口的侧面，然后可以沉积金属栅极。结果，源极和漏极得以与金属栅极自对准。此外，金属栅极通过该高介电常数材料而与下面的阻挡层隔离。
-
公开(公告)号：CN101095223A
公开(公告)日：2007-12-26
申请号：CN200580030142.1
申请日：2005-08-22
申请人： 英特尔公司
IPC分类号： H01L21/8238
CPC分类号： H01L21/823842
摘要： 描述了一种制造半导体器件的方法。该方法包括在衬底上形成第一介电层，在第一介电层之内形成沟槽，以及在衬底上形成第二介电层。第二介电层具有形成于沟槽中的第一部分，以及第二部分。在于所述第二介电层的所述第一和第二部分上形成具有第一功函数的第一金属层之后，将部分所述第一金属层转变为具有第二功函数的第二金属层。
-
公开(公告)号：CN101036225A
公开(公告)日：2007-09-12
申请号：CN200580024431.0
申请日：2005-07-08
申请人： 英特尔公司
IPC分类号： H01L21/8238 , H01L21/28
CPC分类号： H01L21/28194 , H01L21/823842 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/66545
摘要： 描述了一种半导体器件，其包括栅电介质和包含铝化物的金属栅电极。
-
公开(公告)号：CN101010798A
公开(公告)日：2007-08-01
申请号：CN200580029796.2
申请日：2005-09-02
申请人： 英特尔公司
IPC分类号： H01L21/8238 , H01L21/28 , H01L21/336 , H01L29/423
CPC分类号： H01L21/82385 , H01L21/28114 , H01L21/30608 , H01L21/823828 , H01L29/42376 , H01L29/66545 , Y10S438/926
摘要： 描述了一种半导体器件的制造方法。该方法包括在衬底上形成介电层和包括第一层和第二层的牺牲结构，使得第二层形成于第一层上并比第一层宽。在去除牺牲层以生成沟槽后，在沟槽中形成金属栅电极。
-
公开(公告)号：CN101010788A
公开(公告)日：2007-08-01
申请号：CN200580029665.4
申请日：2005-06-30
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L21/8234 , H01L21/8238
CPC分类号： H01L29/66545 , H01L21/28185 , H01L21/28194 , H01L21/28229 , H01L21/82345 , H01L21/823462 , H01L21/823842 , H01L21/823857 , H01L29/4966 , H01L29/513 , H01L29/517
摘要： 描述了一种制造半导体器件的方法。该方法包括在衬底上形成介电层、在介电层内形成沟槽、和在沟槽内形成高k栅介电层。在高k栅介电层上形成第一金属层之后，在该第一金属层上形成第二金属层。利用抛光步骤从该介电层上除去第二金属层的至少一部分，并且利用刻蚀步骤从该介电层上除去另外的材料。
-
公开(公告)号：CN101006569A
公开(公告)日：2007-07-25
申请号：CN200580028272.1
申请日：2005-07-29
申请人： 英特尔公司
IPC分类号： H01L21/336 , H01L29/10 , H01L29/78
CPC分类号： H01L29/7833 , H01L29/1054 , H01L29/66545 , H01L29/66553 , H01L29/6656
摘要： 可以利用栅结构作为掩模来形成源和漏区域。然后栅结构可以被去除以形成间隙且隔离物可以形成在间隙内以限定沟槽。在于基底内形成沟槽的过程中，源漏区域的部分被去除。然后基底填充回外延材料且在外延材料上形成新的栅结构。作为结果，可以实现更突变的源漏结。
-
公开(公告)号：CN1993824A
公开(公告)日：2007-07-04
申请号：CN200580025620.X
申请日：2005-07-15
申请人： 英特尔公司
IPC分类号： H01L21/8238
CPC分类号： H01L21/823462 , H01L21/823857
摘要： 可以利用具有不同栅电介质的NMOS和PMOS晶体管形成互补金属氧化物半导体集成电路。例如，可通过减法工艺形成不同的栅电介质。作为几个实例，这些栅电介质可以在材料、厚度、或者形成技术方面是不同的。
-
-
-
-
-
-
-
-
-
搜索结果
71 条记录 (耗时 0.024 秒)
