高电压半导体器件及其制造方法

    公开(公告)号:CN101308874B

    公开(公告)日:2010-06-16

    申请号:CN200810094754.2

    申请日:2008-05-16

    发明人: 张德基

    摘要: 本发明提供了一种高电压半导体器件及其制造方法。高电压半导体器件包括:半导体衬底;第一高电压N型阱,形成在半导体衬底上;第一高电压P型阱,形成在第一高电压N型阱的内部;第二高电压N型阱,在第一高电压N型阱的内部形成为包围第一高电压P型阱;栅极介电层和栅电极,堆叠形成在第一高电压P型阱的上部上;以及第一N型高浓度杂质区域,在第一高电压P型阱中形成在栅电极的两侧上,其中,基于形成有第一高电压P型阱的部分,第一高电压N型阱的上部区域的浓度低于其下部区域的浓度。因此,本发明可以施加大偏压,简化处理,改进在形成在低浓度深N型阱内部的P型阱中的击穿电压,减小高浓度N型杂质区域的范围,以及降低阻抗。

    小尺寸接触孔双极型制造工艺

    公开(公告)号:CN101211843B

    公开(公告)日:2010-05-19

    申请号:CN200610148724.6

    申请日:2006-12-30

    发明人: 詹佳文

    IPC分类号: H01L21/8222 H01L21/768

    摘要: 本发明揭示了一种1.5μm双极型Bipolar工艺,工艺流程包括在P衬底上进行N型埋层、P型埋层、做外延、OD、隔离、深磷、定义基区、做电阻层、浓硼、发射区、电容、开孔、第一层铝布线、通孔、第二层铝布线、做钝化层的步骤,其特征在于:采用薄外延层;自对准技术;1.5μm的最小孔。采用本发明的技术方案,采用本发明所揭示的1.5μm自对准双层布线15V双极型工艺,解决了1.5μm引线孔开孔,NPN的饱和压降偏高,通孔接触电阻大和衬底PNP管的CE击穿电压偏低等难题从而满足客户对一种中压、高频且芯片面积很小的高性能集成电路的需求。

    一种功率型AlGaN/GaN肖特基二极管及其制作方法

    公开(公告)号:CN101694842A

    公开(公告)日:2010-04-14

    申请号:CN200910193179.6

    申请日:2009-10-20

    申请人: 中山大学

    摘要: 本发明公开了一种功率型AlGaN/GaN肖特基二极管,从下到上依次包括低电阻n型Si衬底层、缓冲层、GaN层、AlGaN层以及设置于该AlGaN层之上的栅极,该GaN层和AlGaN层之间形成了异质结二维电子气导电沟道,还包括上欧姆接触层、下欧姆接触层和设置在该AlGaN层表面的沉孔结构。本发明利用该沉孔结构实现横向AlGaN/GaN肖特基二极管中电流的纵向运输;本发明同时提供了一种功率型AlGaN/GaN肖特基二极管的制作方法。本发明提供了一种横向导电结构和纵向导电结构相结合的混合结构,既具有横向二维电子气导电沟道高浓度、高电子迁移率的特点,又实现了电流的纵向输运,便于实现多个器件单元的并联封装,以获得正向大电流特性。

    采用磷埋技术的薄外延的集成注入逻辑的制作工艺

    公开(公告)号:CN100578756C

    公开(公告)日:2010-01-06

    申请号:CN200810025560.7

    申请日:2008-04-29

    摘要: 采用磷埋技术的薄外延的集成注入逻辑的制作工艺是一种用于制造兼容常规薄外延浅基区结的集成注入逻辑(I2L)工艺方法,本发明通过用PWELL版,在外延前做一次额外地磷埋层注入,提高发射区浓度,大大提高了I2L的性能。采用磷埋技术的薄外延浅结集成注入逻辑的制作工艺不增加光刻版和退火过程的。仅增加一次光刻与注入。本发明采用磷埋技术的薄外延浅结集成注入逻辑工艺制作I2L的材料片为P型 晶向,电阻率为10~20Ω·cm。

    采用磷埋及深磷埋技术的双极型纵向NPN管制作工艺

    公开(公告)号:CN100578755C

    公开(公告)日:2010-01-06

    申请号:CN200810025559.4

    申请日:2008-04-29

    摘要: 采用磷埋及深磷埋技术的双极型纵向NPN管制作工艺是一种在双极型纵向NPN管制作工艺中采用磷埋及深磷埋技术的工艺方法,为了减小NPN管饱和压降,提高电路输出功率。采用磷埋及深磷埋技术的双极型纵向NPN管制作工艺,即在制作NPN管的双极工艺中采用磷埋层及深磷埋技术。采用磷埋及深磷埋技术与常规采用锑埋技术芯片面积大小相同,不需额外增加芯片面积,仅工艺过程有所不同。采用磷埋及深磷埋工艺制作NPN管的材料片为P型 晶向,电阻率为10~20Ω·cm,而采用深磷埋技术后,由于深磷埋的上翻作用,可以有效的补偿深磷扩散较深时的浓度与体积,从而消除了深磷与埋层接触处电阻偏大的瓶颈问题。

    一种适于电源极性反转的PN结隔离方法

    公开(公告)号:CN101604656A

    公开(公告)日:2009-12-16

    申请号:CN200910304815.8

    申请日:2009-07-24

    发明人: 陈奕星

    摘要: 本发明公开了一种适于电源极性反转的PN结隔离方法。它包括以下步骤:在P型衬底双极工艺中,在P+掩埋层之间开两个N-外延层窗口,在N-外延层上注入N+,从两个注入N+引出两个金属端。本发明采用二极管切换电位的方式为电源极性反转的半导体元件提供了一种低成本的隔离方法,解决了电源极性反转的半导体元件的隔离技术问题。

    储存电荷元件的制造方法
    69.
    发明授权

    公开(公告)号:CN100565795C

    公开(公告)日:2009-12-02

    申请号:CN200610002341.8

    申请日:2006-01-26

    摘要: 一种储存电荷元件的制造方法,利用原子层沉积法能精确控制薄膜成长厚度以及硅含量的特性,在沉积氧化硅铪HfxSiyOz的过程中,渐变式改变硅含量,因此可容易的制作出堆叠的渐变材料层。然后,利用硅含量y会影响氢氟酸溶液对氧化硅铪HfxSiyOz蚀刻率的特性,使经稀释氢氟酸溶液蚀刻后的堆叠的渐变材料层侧壁轮廓呈现不规则状。由于下电极、电容介电层、上电极是形成在具有不规则轮廓的渐变式的堆叠绝缘层的侧壁上,因此可以增加下电极与上电极之间所夹的面积,而可以提高储存电荷元件的储存量。