-
公开(公告)号：CN105304556A
公开(公告)日：2016-02-03
申请号：CN201410566325.6
申请日：2014-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L29/41791 , H01L21/02529 , H01L21/02532 , H01L21/02576 , H01L21/0262 , H01L21/28518 , H01L21/76843 , H01L21/76855 , H01L23/485 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/5329 , H01L29/665 , H01L29/66575 , H01L29/66636 , H01L29/66795 , H01L29/7848 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的实施例包括接触结构及其形成方法。一个实施例是形成半导体器件的方法，该方法包括：在衬底上方形成接触区域；在接触区域和衬底上方形成介电层；以及形成穿过介电层的开口以暴露接触区域的一部分。该方法还包括：在接触区域的暴露部分上以及沿着开口的侧壁形成金属硅化物层；以及用导电材料填充开口以在介电层中形成导电插塞，导电插塞电连接至接触区域。
-
公开(公告)号：CN101877326B
公开(公告)日：2014-09-24
申请号：CN200910161288.X
申请日：2009-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/00
CPC classification number: H01L22/12 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种集成电路的制造方法，该方法包括一电子束检测。上述方法包括形成一硅化物区域于一半导体基底上。于一实施例中，形成硅化物以提供接触至一元件构造例如一源极或漏极区域。接着实施一电子束扫描于该半导体基底，该电子束扫描包括一第一扫描和一第二扫描，该第一扫描比该第二扫描具有较低的着陆能量。于一实施例中，该第一扫描提供一暗硅化物图像分析以及一明硅化物图像分析。于一实施例中，该第二扫描提供一暗硅化物图像分析。在实施该电子束扫描后，继续该方法以形成一导电栓耦接该硅化物区域。本发明提供具有线上检测的集成电路的制造方法，而无需终止工艺或将试样物理性破坏。
-
公开(公告)号：CN101877326A
公开(公告)日：2010-11-03
申请号：CN200910161288.X
申请日：2009-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/00
CPC classification number: H01L22/12 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种集成电路的制造方法，该方法包括一电子束检测。上述方法包括形成一硅化物区域于一半导体基底上。于一实施例中，形成硅化物以提供接触至一元件构造例如一源极或漏极区域。接着实施一电子束扫描于该半导体基底，该电子束扫描包括一第一扫描和一第二扫描，该第一扫描比该第二扫描具有较低的着陆能量。于一实施例中，该第一扫描提供一暗硅化物图像分析以及一明硅化物图像分析。于一实施例中，该第二扫描提供一暗硅化物图像分析。在实施该电子束扫描后，继续该方法以形成一导电栓耦接该硅化物区域。本发明提供具有线上检测的集成电路的制造方法，而无需终止工艺或将试样物理性破坏。
-
公开(公告)号：CN1285102C
公开(公告)日：2006-11-15
申请号：CN03143025.2
申请日：2003-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/321 , H01L21/768 , H01L23/532
Abstract: 本发明揭示了一种形成具有金属硅化双层结构的半导体装置的方法。首先，提供一硅基底，其具有一栅极及一源极/漏极区，并在硅基底上依序顺应性地沉积一镍金属层及一钴金属层。然后，对硅基底实施一热处理，以在栅极及源极/漏极区上形成一钴/镍钴/镍双层金属硅化物。最后，去除未硅化的钴金属层及镍金属层。本发明亦揭示一种具有金属硅化双层结构的半导体装置。
-
公开(公告)号：CN1705084A
公开(公告)日：2005-12-07
申请号：CN200510000042.6
申请日：2005-01-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/283
CPC classification number: H01L21/28097 , H01L21/28518 , H01L29/4975 , H01L29/66507 , H01L29/785
Abstract: 本发明涉及一种形成场效应晶体管的金属硅化栅极的方法，具体为一种在具有主动区域的基底上形成场效应晶体管的金属硅化栅极的方法。该方法首先至少在栅极的第一部分上形成金属硅化物。并于该主动区域及该栅极上沉积金属。执行退火程序，使得该金属反应而在该主动区域上形成金属硅化物。本发明所述方法提供金属硅化过程中，对于栅极电极高度可更佳的控制，且可较低的栅极电极电阻、提高元件速度、降低或防止栅极电极的渗硼、及降低或消除耗尽效应，且避免了高阶面漏电流或尖突。
-
Patent Agency Ranking
公开(公告)号：CN1517300A
公开(公告)日：2004-08-04
申请号：CN200410000591.9
申请日：2004-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: C01B33/06 , H01L21/3205 , H01L21/3213 , H01L21/324
CPC classification number: H01L29/66507 , H01L21/28114 , H01L29/665 , H01L29/66545
Abstract: 本发明公开了一种新的微小线宽金属硅化物及其制作方法。首先，于基底表面形成一间隔层；接着，图案化该间隔层，以于间隔层中形成一开口，同时去除开口两侧以外的间隔层；接着，于整个基底表面全面性形成一多晶硅层，不仅填满开口内部，且覆盖于开口两侧的间隔层表面；接着，图案化该多晶硅层，仅留下位于开口内以及开口与其两侧间隔层上方的多晶硅层；接着，顺应性于整个基底形成一金属层；最后，实施热处理程序，使图案化多晶硅层高于间隔层的部分与金属层发生反应，形成金属硅化物。
-
公开(公告)号：CN1501448A
公开(公告)日：2004-06-02
申请号：CN02152212.X
申请日：2002-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/311
Abstract: 本发明涉及一种制作接触孔于硅化镍层上方的方法，其特征是利用物理性蚀刻以克服公知工序中高活性的硅化镍层与蚀刻剂发生反应的问题。方法一，不一次完全去除蚀刻终止层，而残留一厚度极薄的蚀刻终止层，以物理性蚀刻方式去除残留蚀刻终止层，蚀刻气体便不会与硅化镍层发生反应。方法二，新引用一蚀刻缓冲层于蚀刻终止层与硅化镍层之间，再利用物理性蚀刻方式去除蚀刻缓冲层，同样地，蚀刻气体便不会与硅化镍层发生反应。
-
公开(公告)号：CN222852559U
公开(公告)日：2025-05-09
申请号：CN202421501220.8
申请日：2024-06-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一半导体结构包含一源/漏极特征于半导体层。半导体结构包含介电层于该源/漏极特征上方。半导体结构包含硅化物层于源/漏极特征上方。半导体结构包含阻障层于硅化物层上方。半导体结构包含晶种层于阻障层上方。半导体结构包含金属层介于晶种层的侧墙和介电层的侧墙之间、各硅化物层的侧墙、阻障层和金属层直接接触介电层的侧墙。半导体结构包含源/漏极接触于晶种层上方。
-
公开(公告)号：CN222803316U
公开(公告)日：2025-04-25
申请号：CN202421425886.X
申请日：2024-06-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构包含第一晶体管、第二晶体管、第一金属硅化物层、第一无氟钨层及第一钨接触。第一晶体管包含多个第一半导体片；包围第一半导体片中的每一者的第一栅极结构；及位于第一半导体片中的每一者的任一侧上的多个第一源极/漏极结构。第二晶体管位于第一晶体管上方。第二晶体管包含多个第二半导体片；包围第二半导体片中的每一者的第二栅极结构；位于第二半导体片中的每一者的任一侧上的多个第二源极/漏极结构。第一金属硅化物层位于第一源极/漏极结构中的一者上。第一无氟钨层位于第一金属硅化物层上。第一钨接触位于第一无氟钨层上。
-
公开(公告)号：CN220172137U
公开(公告)日：2023-12-12
申请号：CN202321263658.2
申请日：2023-05-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置结构，包含基底；外延源极/漏极区，设置于基底上方；介电层位于外延源极/漏极区上方；导电部件延伸通过介电层。导电部件电性耦接至外延源极/漏极区。介电层形成围绕导电部件的侧壁；保护衬垫沿侧壁及导电部件延伸并物理接触侧壁及导电部件。保护衬垫被凹陷，以暴露侧壁的一部分，侧壁的此部分具有从介电层的顶表面延伸到保护衬垫的长度，且导电部件接触侧壁的此部分；金属盖层，设置于外延源极/漏极区与导电部件的底表面之间。半导体装置结构还包含硅化物层，设置于外延源极/漏极区与金属盖层之间。金属盖层包含钨、钼或前述的组合。
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.03 seconds)
