公开(公告)号：CN106158822A

公开(公告)日：2016-11-23

申请号：CN201510163064.8

申请日：2015-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  傅美惠 ,  林圣轩

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/53266 ,  H01L21/28518 ,  H01L21/76224 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及接触结构及其形成方法。一种结构包括位于衬底上方的介电层、粘合层、硅化物、阻挡层和导电材料。介电层具有至衬底的表面的开口。粘合层沿着开口的侧壁。硅化物位于衬底的表面上。阻挡层位于粘合层和硅化物上，并且阻挡层直接邻接硅化物。导电材料位于开口中的阻挡层上。

公开(公告)号：CN106952870B

公开(公告)日：2019-10-08

申请号：CN201710010166.5

申请日：2017-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘晓萍 ,  许宏彰 ,  苏鸿文 ,  蔡明兴 ,  林睿哲 ,  林圣轩 ,  李亚莲 ,  高研硕

IPC: H01L21/768

Abstract: 本发明实施例提供了一种用于形成半导体器件结构的方法。方法包括在衬底上方形成栅极堆叠件、间隔件层和介电层。方法包括去除介电层的第一部分以在介电层中形成第一孔。介电层的第二部分位于第一孔下方。方法包括在栅极堆叠件和间隔件层上方形成第一保护层。方法包括在第一保护层上方形成第二保护层。第二保护层包括金属化合物材料，以及第一保护层和第二保护层包括相同的金属元素。方法包括去除介电层的第二部分以形成通孔。方法包括在通孔中形成导电接触结构。本发明实施例涉及半导体器件结构及其形成方法。

公开(公告)号：CN105023908B

公开(公告)日：2019-04-12

申请号：CN201410503373.0

申请日：2014-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华 ,  许嘉麟

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明提供了示例性接触插塞，其包括双层结构和位于双层结构的侧壁和底面上的扩散阻挡层。该双层结构包括导电核芯和位于导电核芯的侧壁和底面上的导电衬垫。在示例性接触插塞中，导电衬垫包括钴或钌。本发明还提供了复合接触插塞结构的制造方法。

公开(公告)号：CN106971975A

公开(公告)日：2017-07-21

申请号：CN201611085479.9

申请日：2016-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘晓萍 ,  林睿哲 ,  李亚莲 ,  许宏彰 ,  林圣轩 ,  高研硕 ,  苏鸿文 ,  蔡明兴 ,  章勋明

IPC: H01L21/77 ,  H01L27/02

CPC classification number: H01L21/823475 ,  H01L21/3083 ,  H01L21/823425 ,  H01L29/41783 ,  H01L29/66515 ,  H01L29/6653 ,  H01L29/66553 ,  H01L29/78 ,  H01L27/02 ,  H01L21/77

Abstract: 本公开的实施例提供一种制造半导体装置的方法。该方法包括：形成第一栅极堆叠于基底上方。第一栅极堆叠包括栅极电极、设置于栅极电极上方的第一硬掩模(HM)及沿着第一栅极堆叠的侧壁的侧壁间隔物。该方法亦包括：形成第一介电层于第一栅极堆叠上方；形成第二硬掩模于第一硬掩模及侧壁间隔物的顶表面上方；形成第二介电层于第二硬掩模及第一介电层上方；及移除第二介电层及第一介电层以形成沟槽并暴露基底的一部分，而第二硬掩模设置于第一栅极堆叠上方。

公开(公告)号：CN105023908A

公开(公告)日：2015-11-04

申请号：CN201410503373.0

申请日：2014-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华 ,  许嘉麟

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76847 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76828 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L23/481 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53252 ,  H01L23/53266 ,  H01L23/5384 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了示例性接触插塞，其包括双层结构和位于双层结构的侧壁和底面上的扩散阻挡层。该双层结构包括导电核芯和位于导电核芯的侧壁和底面上的导电衬垫。在示例性接触插塞中，导电衬垫包括钴或钌。本发明还提供了复合接触插塞结构的制造方法。

公开(公告)号：CN105006467A

公开(公告)日：2015-10-28

申请号：CN201410316858.9

申请日：2014-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/28518 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76871 ,  H01L21/76889 ,  H01L23/485 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包含位于衬底上方的硅化物层、位于由衬底上方的介电层形成的开口中的金属插塞、位于金属插塞和介电层之间及金属插塞和硅化物层之间的第一金属层、位于第一金属层上方的第二金属层以及位于第一金属层和第二金属层之间的非晶层。本发明还公开了金属接触结构及其形成方法。

公开(公告)号：CN112530904A

公开(公告)日：2021-03-19

申请号：CN202011261322.3

申请日：2015-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  傅美惠 ,  林圣轩

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明涉及接触结构及其形成方法。一种结构包括位于衬底上方的介电层、粘合层、硅化物、阻挡层和导电材料。介电层具有至衬底的表面的开口。粘合层沿着开口的侧壁。硅化物位于衬底的表面上。阻挡层位于粘合层和硅化物上，并且阻挡层直接邻接硅化物。导电材料位于开口中的阻挡层上。

公开(公告)号：CN112310217A

公开(公告)日：2021-02-02

申请号：CN202010252418.7

申请日：2020-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢炜业 ,  蔡彦明 ,  陈泓旭 ,  张志维 ,  林圣轩

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/336 ,  H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及半导体器件和制造方法。提供了一种具有多个硅化物区域的半导体器件。在实施例中，在源极/漏极区域上沉积第一硅化物前体和第二硅化物前体。形成具有第一相的第一硅化物，并且第二硅化物前体不溶于第一硅化物的第一相内。第一硅化物的第一相被修改为第一硅化物的第二相，并且第二硅化物前体可溶于第一硅化物的第二相。利用第二硅化物前体和第一硅化物的第二相来形成第二硅化物。

公开(公告)号：CN110224018A

公开(公告)日：2019-09-10

申请号：CN201810488000.9

申请日：2018-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑宇彣 ,  卢炜业 ,  王毓萱 ,  李弘贸 ,  蔡彦明 ,  陈泓旭 ,  林威戎 ,  张志维 ,  蔡明兴 ,  林圣轩 ,  郑雅忆 ,  林正堂

IPC: H01L29/08 ,  H01L29/417 ,  H01L29/78

Abstract: 公开一种半导体结构。在一实施例中，结构包括具有源极/漏极区的主动区于基板上；介电层，位于主动区上并具有对准源极/漏极区的侧壁的侧壁；以及导电结构，沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面，且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。

公开(公告)号：CN105006467B

公开(公告)日：2018-03-23

申请号：CN201410316858.9

申请日：2014-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/28518 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76871 ,  H01L21/76889 ,  H01L23/485 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包含位于衬底上方的硅化物层、位于由衬底上方的介电层形成的开口中的金属插塞、位于金属插塞和介电层之间及金属插塞和硅化物层之间的第一金属层、位于第一金属层上方的第二金属层以及位于第一金属层和第二金属层之间的非晶层。本发明还公开了金属接触结构及其形成方法。