一种片上CAM结构系统及其实现方法

    公开(公告)号:CN109408898B

    公开(公告)日:2023-03-31

    申请号:CN201811140462.8

    申请日:2018-09-28

    Abstract: 一种片上CAM结构系统及其实现方法,CAM的结构由时钟复位模块、控制寄存器、CAM控制逻辑模块、比较器模块、定时器、CAM存储体、地址产生模块等组成。本发明特点在于,本发明的CAM实现结构简明,易与其它功能部件时序配合,提高了CAM工作的可靠性,该结构采用定时器计数值作为CAM存取数据的比较匹配值,定时器实现了自动循环计数,提高了CAM的工作效率,减少了控制的开销。CAM结构采用LATCH锁存器设计,在集成电路门级设计中实现一个D触发器需要12个MOS管,实现一个锁存器需要6个MOS管,LATCH锁存器相对于D触发器来说耗用的逻辑资源少,锁存器集成度更高,大大减少了片上晶体管数量,该片上CAM结构设计简单,面积小,便于在芯片上实现。

    FPGA内嵌的抗单粒子瞬态双向判决反馈均衡电路

    公开(公告)号:CN115865580A

    公开(公告)日:2023-03-28

    申请号:CN202211321245.5

    申请日:2022-10-26

    Abstract: 本申请涉及FPGA中高速接口均衡设计领域,具体公开了一种均衡电路,包括切片电路1、权重单元1、加法器电路1、切片电路2、权重单元2、加法器电路2;切片电路1对初始脉冲信号切片得到切片信号1,切片信号1被权重单元1赋予权重1,得到权重信号1;加法器电路1叠加初始脉冲信号和权重信号1,得到第一叠加脉冲信号;切片电路2对初始脉冲信号切片得到切片信号2,切片信号2被权重单元2赋予权重2,得到权重信号2;加法器电路2叠加第一叠加脉冲信号和权重信号2,并输出第二叠加脉冲信号。通过本申请提供的方案,最终输出的信号在波峰附近的信号幅值变化程度相对较大,解决单粒子瞬态引起的码间干扰问题。

    一种基于扫描链的抗辐照FPGA中可编程逻辑块的测试方法

    公开(公告)号:CN115616389A

    公开(公告)日:2023-01-17

    申请号:CN202211177013.7

    申请日:2022-09-26

    Abstract: 一种基于扫描链的抗辐照FPGA中可编程逻辑块的测试方法。包括对可编程逻辑块中寄存器、LUT以及MUX的测试。对于寄存器的测试可以直接将其变成扫描寄存器,再通过扫描链进行测试。对于LUT的测试,测试输入利用外围互联线连接到外部IO,测试输出利用逻辑单元中的寄存器捕获串行移到片外。对于寄存器后MUX的测试,利用外部互连线将MUX的输出连接到LUT的输入端。利用测试点捕获输出并串行移到片外。本发明采用的插入扫描链的测试方法只会增加额外的引脚并没有改变原有的电路结构,可以同时对多个寄存器故障定位,在测试电路中使用抗单粒子翻转的加固触发器以及加固SRAM。更好的满足用户对产品连续不间断稳定运行的要求。

    一种阻变存储器总剂量辐射测试方法和装置

    公开(公告)号:CN115547401A

    公开(公告)日:2022-12-30

    申请号:CN202211139602.6

    申请日:2022-09-19

    Abstract: 本申请涉及阻变存储器领域,具体公开了一种阻变存储器总剂量辐射测试方法,包括:将对多个阻变存储器进行分组,得到M组阻变存储器,每组阻变存储器包括N个阻变存储器,M组阻变存储器分别对应M个初始阻态;对M组阻变存储器进行总剂量辐射实验;对M组阻变存储器进行循环耐受性实验,循环耐受性实验的结果用于指示阻变存储器的与总剂量辐射相关的测试结果。通过该测试方法,可以模拟阻变存储器受到总剂量辐射后的耐受性变化,以对阻变存储器在总剂量辐射环境中的应用提供优化方案。

    一种基于聚类分析的集成电路单粒子效应软错误仿真方法

    公开(公告)号:CN115437893A

    公开(公告)日:2022-12-06

    申请号:CN202210853718.X

    申请日:2022-07-11

    Abstract: 本发明公开一种基于聚类分析的集成电路单粒子效应软错误仿真方法,步骤包括:应用VPI获取目标集成电路内部结构与资源信息;对获取的集成电路内部单元信息按功能相关性进行聚类,得到一定数量的簇;对每簇内单元进行以20%‑40%比例进行随机抽样,并生成故障节点列表;构建用于故障注入的集成电路单粒子效应软错误数字信号等效模型,以簇为单位对抽样单元进行故障注入,并监测故障注入是否引发芯片软错误;统计抽样单元的软错误概率;将抽样单元故障注入评估得到的软错误概率作为簇软错误概率。基于簇软错误概率实现对芯片整体软错误概率的评估与敏感区域定位。本发明实现了故障注入样本的优化,提升了仿真效率,可用于集成电路单粒子效应敏感性分析。

    非易失性存储单元、存储器及设备

    公开(公告)号:CN112951302B

    公开(公告)日:2022-12-02

    申请号:CN202110134691.4

    申请日:2021-02-01

    Abstract: 本发明提供了一种非易失性存储单元、存储器及设备,包括数据写入模块、第一节点、第二节点、上拉网络、下拉网络和暂存模块;所述数据写入模块分别与所述第一节点和所述第二节点连接,用于分别向所述第一节点和所述第二节点写入第一电平和第二电平;所述上拉网络和所述下拉网络用于保持所述第一节点和所述第二节点的电平;所述暂存模块包括第一磁性存储单元、第二磁性存储单元和加固电路,本发明可以有效避免非易失存储在数据存储和数据备份过程受到SEU干扰,从而提高非易失性存储单元的抗辐射性能及可靠性。

    一种1.25GHz宽带自偏置低功耗采样保持电路

    公开(公告)号:CN115378433A

    公开(公告)日:2022-11-22

    申请号:CN202210910174.6

    申请日:2022-07-29

    Abstract: 本发明公开了一种1.25GHz宽带自偏置低功耗采样保持电路,包括:栅压自举开关BSW1~4、采样电容Cs1~2、MOS开关SW1和全差分运算放大器AMP;Cs1左极板通过BSW1与输入信号VP相连,同时通过BSW3与输出信号VOM相连;Cs1右极板与AMP负输入端相连;Cs2左极板通过BSW2与输入信号VM相连,同时通过BSW4与输出信号VOP相连;Cs2右极板与AMP正输入端相连;Cs1右极板和Cs2右极板均输入共模电平VCM。本发明采用自偏置技术,输入级电路不需要输入来自基准源的偏置电流便可正常工作,同时节省了运算放大器共模负反馈模块,与传统模数转换器采样保持电路结构相比,本发明大大降低了采样保持电路的面积和功耗,提高了采样保持电路的整体性能。

Patent Agency Ranking