半导体装置的制造方法
    2.
    发明公开

    公开(公告)号:CN118610080A

    公开(公告)日:2024-09-06

    申请号:CN202410240748.2

    申请日:2024-03-04

    IPC分类号: H01L21/263 H01L21/02

    摘要: 半导体装置的制造方法进行以下工序:准备由β-氧化镓构成的半导体衬底;将半导体衬底(30)配置在配置于腔室(10)内的基座(20)上;将腔室(10)密闭;通过调整基座(20)的温度,进行通过传热而在使半导体衬底升温后使半导体衬底(30)降温的加热处理;将腔室(10)的密闭解除而设为能够从腔室(10)将半导体衬底(30)取出的状态。在准备半导体衬底(30)的工序中,准备一面(30a)或另一面(30b)相对于(100)面或(001)面处于45~90°的范围内的衬底,在加热处理中,通过以基座(20)的升温速率为100℃/min以下的条件使基座(20)升温,使半导体衬底(30)升温到300℃以上。能够使得使用β-氧化镓作为半导体衬底、即使进行了加热处理也难以断裂。

    半导体装置
    5.
    发明授权

    公开(公告)号:CN110073497B

    公开(公告)日:2022-07-08

    申请号:CN201780076727.X

    申请日:2017-11-28

    摘要: 一种半导体装置,其具有半导体衬底、设置在半导体衬底的前表面中的第一沟槽、设置在第一沟槽内部的阳极电极、以及设置在半导体衬底的背表面上的阴极电极。所述半导体衬底具有第一p型区域、第二p型区域和与第一p型区域和第二p型区域接触的主n型区域,并且与第一沟槽的侧表面中的阳极电极形成肖特基接触。半导体衬底满足下述关系,即,当在平面图中观察前表面时,第一沟槽的面积小于主n型区域与在第一沟槽的侧表面中的阳极电极相接触的肖特基界面的面积。

    半导体器件及制造半导体器件的方法

    公开(公告)号:CN114203548A

    公开(公告)日:2022-03-18

    申请号:CN202111085314.2

    申请日:2021-09-16

    发明人: 三宅裕树

    IPC分类号: H01L21/324 H01L29/24

    摘要: 一种半导体器件,具有第一半导体层(21)和第二半导体层(22)。第一半导体层(21)是由氧化镓基半导体制成的n型层。第二半导体层(22)由氧化镓基半导体制成,与第一半导体层(21)接触,并且是电活性施主浓度高于第一半导体层(21)的电活性施主浓度的n型层。第一半导体层(21)的施主浓度与第二半导体层(22)的施主浓度之间的差小于第一半导体层(21)的电活性施主浓度与第二半导体层(22)的电活性施主浓度之间的差。

    碳化硅半导体装置的制造方法

    公开(公告)号:CN106158602A

    公开(公告)日:2016-11-23

    申请号:CN201610322028.6

    申请日:2016-05-16

    IPC分类号: H01L21/04 H01L21/329

    摘要: 本发明提供一种半导体装置的制造方法,在所述半导体装置中,SiC基板的表面被热氧化膜覆盖,在该热氧化膜上形成有开口,在露出于该开口中的SiC基板的表面上形成有肖特基电极,并且漏泄电流较大。在SiC基板内形成半导体结构,在该SiC基板的表面上形成热氧化膜,对该热氧化膜的一部分进行蚀刻从而形成到达SiC基板的表面的开口,向该开口填充成为肖特基电极的材料。在从半导体结构的完成起至热氧化膜的形成为止的期间内,不经过在SiC基板的表面上形成牺牲热氧化膜的过程。

    半导体装置
    10.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117410311A

    公开(公告)日:2024-01-16

    申请号:CN202310856180.2

    申请日:2023-07-13

    摘要: 半导体装置具有包括元件区域与周边区域的半导体基板。半导体基板具有:n型的高浓度层,从元件区域跨越所述周边区域而分布,与下部电极相接,具有薄板部与厚板部;n型的漂移层,与厚板部的上表面相接;以及n型的低浓度层,从元件区域跨越周边区域而分布,与薄板部的上表面相接,且与台阶部的侧面相接。在使下部电极的电位上升时,由台阶部的侧面、使台阶部的侧面向周边区域一侧偏移了台阶部的高度的虚拟线、薄板部的上表面以及使薄板部的上表面向上侧偏移了高度的虚拟线构成的四边形的区域中的一半以上的区域不会被耗尽。