-
公开(公告)号：CN102419415B
公开(公告)日：2014-07-02
申请号：CN201110254917.0
申请日：2011-08-31
IPC分类号： G01R31/28
摘要： 本发明公开了一种基于边界扫描电路的TAP接口优化电路，在不改变优化前测试时钟频率的前提下，将传统TAP接口的四个或者五个PIN脚压缩至一个或者两个，从而利用JTAG控制器实现访问目标IC中边界扫描电路的功能。本发明适用于需要进行串行操作的边界扫描电路中，实现对目标IC的测试、仿真、调试等功能。尤其是对于微控制器、微处理器、混合信号设备等PIN脚数目受限的电路来说，本发明将更具适用性。
-
公开(公告)号：CN102340304A
公开(公告)日：2012-02-01
申请号：CN201110254920.2
申请日：2011-08-31
IPC分类号： H03K19/0175 , G01R31/3185
摘要： 本发明介绍了一种TAP接口优化电路，在不改变优化前测试时钟频率的前提下，将传统TAP接口的四个或者五个PIN脚压缩至两个或者三个，从而利用JTAG控制器实现访问目标IC中边界扫描电路的功能。本发明适用于需要进行串行操作的边界扫描电路中，实现对目标IC的测试、仿真、调试等功能。尤其是对于微控制器、微处理器、混合信号设备等PIN脚数目受限的电路来说，本发明将更具适用性。
-
公开(公告)号：CN102340304B
公开(公告)日：2013-05-01
申请号：CN201110254920.2
申请日：2011-08-31
IPC分类号： H03K19/0175 , G01R31/3185
摘要： 本发明介绍了一种TAP接口优化电路，在不改变优化前测试时钟频率的前提下，将传统TAP接口的四个或者五个PIN脚压缩至两个或者三个，从而利用JTAG控制器实现访问目标IC中边界扫描电路的功能。本发明适用于需要进行串行操作的边界扫描电路中，实现对目标IC的测试、仿真、调试等功能。尤其是对于微控制器、微处理器、混合信号设备等PIN脚数目受限的电路来说，本发明将更具适用性。
-
公开(公告)号：CN102419415A
公开(公告)日：2012-04-18
申请号：CN201110254917.0
申请日：2011-08-31
IPC分类号： G01R31/28
摘要： 本发明介绍了一种基于边界扫描电路的TAP接口优化电路，在不改变优化前测试时钟频率的前提下，将传统TAP接口的四个或者五个PIN脚压缩至一个或者两个，从而利用JTAG控制器实现访问目标IC中边界扫描电路的功能。本发明适用于需要进行串行操作的边界扫描电路中，实现对目标IC的测试、仿真、调试等功能。尤其是对于微控制器、微处理器、混合信号设备等PIN脚数目受限的电路来说，本发明将更具适用性。
-
公开(公告)号：CN105610441B
公开(公告)日：2019-02-01
申请号：CN201510981634.4
申请日：2015-12-23
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03M1/06
摘要： 一种发射型数模转换器直流失调的电流补偿系统，包括偏置电路、电流源粗调电路、电流源细调电路以及电流沉电路；偏置电路提供偏置电压，电流沉电路从发射型数模转换器的电流输出端抽取电流，电流源粗调电路产生32路相同的电流，其总和与电流沉电路抽取的电流值相等，根据粗调控制信号选择前N路电流输出给发射型数模转换器，将第N+1路电流输出给电流源细调电路，电流源细调电路将第N+1路电流分为6路32份，根据细调控制信号选择某一路或某几路电流输出给发射型数模转换器，本发明根据发射型数模转换器的直流失调灵活地提供补偿电流，同时提高了输出电流的精确度，且精度可控。
-
公开(公告)号：CN103840823B
公开(公告)日：2017-09-05
申请号：CN201410051652.8
申请日：2014-02-14
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K19/177
摘要： 本发明涉及基于JTAG接口的宇航FPGA通用刷新电路的实现方法，该刷新电路设计有6个输入管脚、9个输出管脚，分别与PROM与FPGA的管脚连接，通过JTAG接口对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过JTAG接口将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
公开(公告)号：CN104483622B
公开(公告)日：2017-08-25
申请号：CN201410706041.2
申请日：2014-11-27
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/3181
摘要： 一种基于JTAG接口的单粒子辐照试验测试系统及方法，该试验系统包括上位机和测试板；测试板包括SRAM，配置PROM，控制处理FPGA与被测FPGA；控制处理FPGA包括串口通信模块、过程控制模块、被测FPGA配置模块，JTAG回读模块及SRAM读写模块；被测FPGA上搭载简单功能；上位机负责流程控制和数据处理；控制处理FPGA负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用控制处理FPGA与被测FPGA的JTAG接口相连，通过JTAG接口实现单粒子翻转检测，系统更加稳定，结果更加可靠，并且可以自动识别被测FPGA的器件型号，自适应不同型号被测FPGA的单粒子辐照试验测试。
-
公开(公告)号：CN104638887B
公开(公告)日：2017-02-22
申请号：CN201510050634.2
申请日：2015-01-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明提出了一种可实现输出高电平转换的输出驱动电路，其特征在于：包括第一电源VDD1，第二电源VDD2、输出控制电路T、上拉P管预驱动电路、上拉输出驱动PMOS管MP2、下拉输出驱动管MN5、输出隔离电路、下拉N管预驱动电路、可变驱动信号MID发生电路、下拉预驱动电路。上拉P管预驱动电路通过电平移位缓冲电路SHIFT的拉升，并利用反馈电路加速，为驱动管MP2提供可变驱动信号MID，使得整个电路在无高压器件的条件下实现输出高电平电压的转换。该技术相比其他电路的特点是：不需要额外的高压器件的输出管；可实现低电平输入高电平输出的不同选择；快速驱动负载；可隔离电源噪声；面积较小；功耗较小。
-
公开(公告)号：CN103916102B
公开(公告)日：2016-07-06
申请号：CN201410086316.7
申请日：2014-03-10
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/02
摘要： 一种FPGA内嵌全数字低功耗时钟产生电路，包括数字控制振荡器和控制码产生电路。通过对传统全数字可调振荡器电路的改进设计，将数字控制振荡器中延时链的延时单元改为受控制的三态延时单元，并且在控制码产生电路中加入使能控制码产生电路，将延时链中未使用的三态延时单元关闭，完全消除了振荡器电路的无效动态功耗。采用此结构的低功耗全数字可调震荡器电路，高频输出工作状态的功耗降低至原来的十分之一，并且延时链的工作频率范围越广，改进效果越明显，使技术人员在设计时钟产生电路时能够同时兼顾大范围的可调振荡频率指标和较低的功耗指标。
-
公开(公告)号：CN104569794A
公开(公告)日：2015-04-29
申请号：CN201410854125.0
申请日：2014-12-31
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/3185
摘要： 本发明公开了一种基于边界扫描结构的FPGA在线测试仪及测试方法，该测试仪包括上位机和下位机两部分，其中上位机包括上位机软件、接口驱动程序、测试向量集，下位机包括USB接口模块、存储器读写模块、协议处理模块。通过下位机JTAG接口对FPGA进行回读操作，确定待测FPGA型号、JTAG链路结构，上位机根据型号选取相应的测试向量，并通过下位机JTAG接口配置待测FPGA，配置成功后，再通过FPGA的边界扫描链施加测试激励以及回传测试响应，由上位机判断回传的测试响应是否与测试向量中的正确结果一致，从而确定待测FPGA是否存在故障。本发明对于电子装置上FPGA的维护、检测、维修具有极其重要的意义。
-
-
-
-
-
-
-
-
-
搜索结果
82 条记录 (耗时 0.069 秒)
