用于减少套刻误差的系统和方法

    公开(公告)号:CN113946104B

    公开(公告)日:2025-01-03

    申请号:CN202110507633.1

    申请日:2021-05-10

    Abstract: 本文涉及用于减少套刻误差的系统和方法。提供了半导体处理装置和方法,其中翻转半导体晶圆并且然后分别在通过第一掩模板和第二掩模板在对半导体晶圆的正面和背面进行图案化之间来旋转半导体晶圆。在一些实施例中,方法包括当半导体晶圆的第一侧朝向第一方向时,通过第一掩模板对半导体晶圆的第一侧上的第一层进行图案化。翻转半导体晶圆。在翻转半导体晶圆之后,半导体晶圆的与第一侧相反的第二侧朝向第一方向。然后围绕沿第一方向延伸的旋转轴旋转半导体晶圆,并且通过第二掩模板对半导体晶圆的第二侧上的第二层进行图案化。

    具有背面电源轨的半导体器件及其形成方法

    公开(公告)号:CN113948572A

    公开(公告)日:2022-01-18

    申请号:CN202110906994.3

    申请日:2021-08-09

    Abstract: 本公开涉及具有背面电源轨的半导体器件及其形成方法。一种制造半导体器件的方法,包括:在衬底之上形成鳍结构,在鳍结构之上形成牺牲栅极结构,以及蚀刻鳍结构的源极/漏极(S/D)区域以形成S/D凹部。该鳍结构包括交替堆叠的第一半导体层和第二半导体层。该方法还包括在S/D凹部中沉积绝缘电介质层,在绝缘电介质层的底部部分之上沉积蚀刻保护层,以及部分地去除绝缘电介质层。该方法还包括在S/D凹部中生长外延S/D特征。绝缘电介质层的底部插入外延S/D特征和衬底。

    半导体装置及其层对齐方法

    公开(公告)号:CN115527995A

    公开(公告)日:2022-12-27

    申请号:CN202211040646.3

    申请日:2022-08-29

    Abstract: 一种半导体装置及其层对齐方法,半导体装置包括基于绕射的覆盖(DBO)标记,该基于绕射的覆盖标记具有设置在下层图案上的上层图案,且具有大于约5微米的最小尺寸。该装置进一步包括校正标记,该校正标记具有设置在下层图案上的上层图案,大体上定位在该DBO标记的中心处,且具有该DBO标记的该最小尺寸的大小的小于约1/5的最小尺寸。

    用于减少套刻误差的系统和方法

    公开(公告)号:CN113946104A

    公开(公告)日:2022-01-18

    申请号:CN202110507633.1

    申请日:2021-05-10

    Abstract: 本文涉及用于减少套刻误差的系统和方法。提供了半导体处理装置和方法,其中翻转半导体晶圆并且然后分别在通过第一掩模板和第二掩模板在对半导体晶圆的正面和背面进行图案化之间来旋转半导体晶圆。在一些实施例中,方法包括当半导体晶圆的第一侧朝向第一方向时,通过第一掩模板对半导体晶圆的第一侧上的第一层进行图案化。翻转半导体晶圆。在翻转半导体晶圆之后,半导体晶圆的与第一侧相反的第二侧朝向第一方向。然后围绕沿第一方向延伸的旋转轴旋转半导体晶圆,并且通过第二掩模板对半导体晶圆的第二侧上的第二层进行图案化。

Patent Agency Ranking