-
公开(公告)号：CN113764336B
公开(公告)日：2024-03-29
申请号：CN202110732405.4
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 半导体结构的形成方法包括：形成开口穿过介电材料层，以物理露出基板之中或之上的导电材料部分的上表面。形成金属氮化物衬垫层于开口的侧壁上与导电材料部分的上表面上。金属粘着层包含铜与非铜的至少一过渡金属的合金，并形成金属氮化物层的内侧侧壁上。铜填充材料部分可形成于金属粘着层的内侧侧壁上。金属粘着层为热稳定，且在后续的热工艺时维持无孔洞，且热工艺可包含使铜填充材料部分再流动。再流动工艺之后，可视情况沉积额外的铜填充材料部分。
-
公开(公告)号：CN107301948B
公开(公告)日：2022-04-19
申请号：CN201710234771.0
申请日：2017-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306
Abstract: 本发明实施例公开了一种制造半导体器件的方法。该方法包括在衬底上方形成介电层。衬底具有边缘区域和中心区域。方法还包括：在边缘区域中形成介电环、在衬底的中心区域上方和衬底的边缘区域中的介电环上方形成金属层、以及抛光中心区域和边缘区域中的金属层以暴露衬底的边缘区域中的介电环。本发明实施例涉及一种制造半导体器件的方法，具体地涉及用于金属CMP的集成工艺的方法。
-
公开(公告)号：CN113793842A
公开(公告)日：2021-12-14
申请号：CN202011279170.X
申请日：2020-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本公开涉及用于半导体器件的通孔及方法。一种结构包括：第一导电特征，在第一电介质层中；第二电介质层，在第一电介质层之上；以及第二导电特征，延伸穿过第二电介质层以实体接触第一导电特征，其中第二导电特征包括：金属粘附层，在第一导电特征之上并与第一导电特征实体接触；阻挡层，沿第二电介质层的侧壁延伸；以及导电填充材料，在金属粘附层和阻挡层之上延伸，其中导电填充材料的一部分在阻挡层和金属粘附层之间延伸。
-
公开(公告)号：CN106952870B
公开(公告)日：2019-10-08
申请号：CN201710010166.5
申请日：2017-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明实施例提供了一种用于形成半导体器件结构的方法。方法包括在衬底上方形成栅极堆叠件、间隔件层和介电层。方法包括去除介电层的第一部分以在介电层中形成第一孔。介电层的第二部分位于第一孔下方。方法包括在栅极堆叠件和间隔件层上方形成第一保护层。方法包括在第一保护层上方形成第二保护层。第二保护层包括金属化合物材料，以及第一保护层和第二保护层包括相同的金属元素。方法包括去除介电层的第二部分以形成通孔。方法包括在通孔中形成导电接触结构。本发明实施例涉及半导体器件结构及其形成方法。
-
公开(公告)号：CN109994423A
公开(公告)日：2019-07-09
申请号：CN201811381367.7
申请日：2018-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/535
Abstract: 本发明提供了通过物理汽相沉积(PVD)工艺形成导电填充材料(例如，导电部件)的方法。在一个实施例中，在衬底上形成导电填充材料的方法包括在第一时间段内将衬底保持在第一范围内的第一衬底温度，同时在衬底上形成导电填充材料的预层，向衬底提供热能以在第二时间段内将衬底保持在第二范围内的第二衬底温度，其中，第二衬底温度高于第一衬底温度，并且继续向衬底提供热能以在第三时间段内将衬底保持在第三范围内的第三衬底温度，以在衬底上形成导电填充材料的块状层。本发明实施例涉及用于半导体互连结构的物理汽相沉积工艺。
-
Patent Agency Ranking
公开(公告)号：CN106971975A
公开(公告)日：2017-07-21
申请号：CN201611085479.9
申请日：2016-11-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/823475 , H01L21/3083 , H01L21/823425 , H01L29/41783 , H01L29/66515 , H01L29/6653 , H01L29/66553 , H01L29/78 , H01L27/02 , H01L21/77
Abstract: 本公开的实施例提供一种制造半导体装置的方法。该方法包括：形成第一栅极堆叠于基底上方。第一栅极堆叠包括栅极电极、设置于栅极电极上方的第一硬掩模(HM)及沿着第一栅极堆叠的侧壁的侧壁间隔物。该方法亦包括：形成第一介电层于第一栅极堆叠上方；形成第二硬掩模于第一硬掩模及侧壁间隔物的顶表面上方；形成第二介电层于第二硬掩模及第一介电层上方；及移除第二介电层及第一介电层以形成沟槽并暴露基底的一部分，而第二硬掩模设置于第一栅极堆叠上方。
-
公开(公告)号：CN1604298A
公开(公告)日：2005-04-06
申请号：CN200410070050.3
申请日：2004-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/68 , H01L21/00 , H01L21/203 , H01L21/205 , H01L21/3065
CPC classification number: H01L21/67781
Abstract: 一种晶片装载室，包括一腔体、一升降台、一伸缩轴以及一蒸气捕捉装置；腔体包括一底表面；升降台是设置于腔体之内；伸缩轴包括一上端及一下端，上端是连结于升降台，下端连接于底表面，其中一润滑剂涂覆于伸缩轴之上；蒸气捕捉装置可防止润滑剂产生的蒸气造成晶片的污染。
-
公开(公告)号：CN115565940A
公开(公告)日：2023-01-03
申请号：CN202210955013.9
申请日：2022-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48 , H01L23/482
Abstract: 本公开涉及一种半导体装置的制造方法。在一些实施方式中，一或多个半导体加工工具可在半导体装置的基底内形成通孔。前述一或多个半导体加工工具可在通孔内沉积基于钌的衬垫。前述一或多个半导体加工工具可在沉积基于钌的衬垫之后，在通孔内沉积铜插塞。
-
公开(公告)号：CN114823494A
公开(公告)日：2022-07-29
申请号：CN202110737821.3
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 本申请涉及互连结构及其形成方法。一种制造互连结构的方法包括穿过电介质层形成开口。开口暴露第一导电特征的顶表面。该方法还包括在开口的侧壁上形成阻挡层，利用处理工艺钝化第一导电特征的暴露顶表面，在阻挡层之上形成衬里层，以及用导电材料填充开口。该衬里层可以包括钌。
-
公开(公告)号：CN114792653A
公开(公告)日：2022-07-26
申请号：CN202210172772.8
申请日：2022-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开提出一种半导体装置。半导体装置包括绝缘层，其中绝缘层具有通孔开口与导电线路开口。半导体装置还包括通孔位于通孔开口中，其中通孔包括第一导电材料。半导体装置还包括导电线路位于导电线路开口中。导电线路包括第一衬垫层，其中通孔上的第一衬垫层的第一厚度，小于绝缘层上的第一衬垫层的第二厚度；以及导电填充层，包括第二导电材料，且第二导电材料与第一导电材料不同。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.041 seconds)
