公开(公告)号：CN101064319A

公开(公告)日：2007-10-31

申请号：CN200710096453.9

申请日：2007-04-18

申请人： 国际商业机器公司

发明人： M·艾昂 ,  王新琳 ,  杨敏

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L21/762 ,  H01L21/20

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0922 ,  H01L27/1203 ,  H01L27/1207

摘要： 本发明涉及包括具有一个或多个第一器件区域和一个或多个第二器件区域位于其上的基础半导体衬底的混合取向绝缘体上半导体(SOI)衬底结构。一个或多个第一器件区域包括具有第一半导体器件层位于其上的绝缘层。一个或多个第二器件区域包括具有第二半导体器件层位于其上的反掺杂的半导体层。第一和第二半导体器件层具有不同的结晶取向。优选，第一(或第二)器件区域为n－FET器件区域，而且所述第一半导体器件层具有提高电子迁移率的结晶取向，而所述第二(或第一)器件区域为p－FET器件区域，而且所述第二半导体器件层具有提高电子迁移率的不同的表面结晶取向。

公开(公告)号：CN100485908C

公开(公告)日：2009-05-06

申请号：CN200610144540.2

申请日：2006-11-10

申请人： 国际商业机器公司

发明人： E·J·诺瓦克 ,  T·卢德维格 ,  M·艾昂 ,  欧阳齐庆

IPC分类号： H01L21/84 ,  H01L21/8234 ,  H01L21/336 ,  H01L27/12 ,  H01L27/088 ,  H01L29/78

CPC分类号： H01L27/1211 ,  H01L21/845 ,  H01L29/66818 ,  H01L29/785

摘要： 提供一种形成包括多个鳍片场效应晶体管器件的半导体结构的方法，在该方法中采用交叉掩模提供矩形图形，以与化学氧化物去除(COR)工艺一起限定相对薄的鳍片。本发明还包括通过使用选择性含硅材料合并相邻鳍片的步骤。本发明还涉及利用本发明的方法形成得到的半导体结构。

公开(公告)号：CN101310386A

公开(公告)日：2008-11-19

申请号：CN200580015351.9

申请日：2005-06-20

申请人： 国际商业机器公司

发明人： B·B·多里斯 ,  M·艾昂 ,  E·J·诺瓦克 ,  杨敏

IPC分类号： H01L27/01 ,  H01L27/12

CPC分类号： H01L21/76251 ,  H01L21/76243 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/045 ,  H01L29/785

摘要： 一种混合衬底，其具有高迁移率表面以用于平面和/或多栅极金属氧化物半导体场效应晶体管(MOSFET)。混合衬底具有优选用于n－型器件的第一表面部分，和优选用于p－型器件的第二表面部分。由于混合衬底的每个半导体层中的适当表面和晶片平面取向，器件的所有栅极都取向在相同方向，且所有沟道都位于高迁移率表面上。本发明还提供制造混合衬底的方法以及在其上集成至少一个平面或多栅极MOSFET的方法。

公开(公告)号：CN100536144C

公开(公告)日：2009-09-02

申请号：CN200710096453.9

申请日：2007-04-18

申请人： 国际商业机器公司

发明人： M·艾昂 ,  王新琳 ,  杨敏

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L21/762 ,  H01L21/20

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0922 ,  H01L27/1203 ,  H01L27/1207

摘要： 本发明涉及包括具有一个或多个第一器件区域和一个或多个第二器件区域位于其上的基础半导体衬底的混合取向绝缘体上半导体(SOI)衬底结构。一个或多个第一器件区域包括具有第一半导体器件层位于其上的绝缘层。一个或多个第二器件区域包括具有第二半导体器件层位于其上的反掺杂的半导体层。第一和第二半导体器件层具有不同的结晶取向。优选，第一(或第二)器件区域为n-FET器件区域，而且所述第一半导体器件层具有提高电子迁移率的结晶取向，而所述第二(或第一)器件区域为p-FET器件区域，而且所述第二半导体器件层具有提高电子迁移率的不同的表面结晶取向。

公开(公告)号：CN1967812A

公开(公告)日：2007-05-23

申请号：CN200610144540.2

申请日：2006-11-10

申请人： 国际商业机器公司

发明人： E·J·诺瓦克 ,  T·卢德维格 ,  M·艾昂 ,  欧阳齐庆

IPC分类号： H01L21/84 ,  H01L21/8234 ,  H01L21/336 ,  H01L27/12 ,  H01L27/088 ,  H01L29/78

CPC分类号： H01L27/1211 ,  H01L21/845 ,  H01L29/66818 ,  H01L29/785

摘要： 提供一种形成包括多个鳍片场效应晶体管器件的半导体结构的方法，在该方法中采用交叉掩模提供矩形图形，以与化学氧化物去除(COR)工艺一起限定相对薄的鳍片。本发明还包括通过使用选择性含硅材料合并相邻鳍片的步骤。本发明还涉及利用本发明的方法形成得到的半导体结构。

公开(公告)号：CN1819201A

公开(公告)日：2006-08-16

申请号：CN200610000322.1

申请日：2006-01-04

申请人： 国际商业机器公司

发明人： 欧阳齐庆 ,  S·潘达 ,  D·奇丹巴尔拉奥 ,  J·R·霍尔特 ,  M·艾昂

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L29/045 ,  H01L21/823807 ,  H01L29/7843

摘要： 本发明提供了一种具有提高的载流子迁移率的半导体结构。该半导体结构包括具有不同结晶取向的至少两个平面表面的混合取向半导体衬底，以及位于不同结晶取向的平面表面的每个上的至少一个CMOS器件，其中每个CMOS器件具有应力沟道。本发明还提供了制造该半导体结构的方法。总体上说，本发明的方法包括以下步骤：提供具有不同结晶取向的至少两个平面表面的混合取向衬底，以及在不同结晶取向的所述平面表面的每个上形成至少一个CMOS器件，其中每个CMOS器件具有应力沟道。

公开(公告)号：CN100481490C

公开(公告)日：2009-04-22

申请号：CN200580015590.4

申请日：2005-05-10

申请人： 国际商业机器公司

发明人： 尚慧玲 ,  M·艾昂 ,  J·O·舒 ,  K·W·古亚里尼

IPC分类号： H01L29/06 ,  H01L31/0328 ,  H01L31/0336 ,  H01L29/739 ,  H01L31/072 ,  H01L21/337 ,  H01L21/3205 ,  H01L21/8249 ,  H01L21/331 ,  H01L21/8222

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L27/1203 ,  H01L29/1054 ,  H01L29/7841

摘要： 本发明公开了一种在压缩应变Ge层(100)中制造PFET器件的结构和方法。该器件的制造方法与标准CMOS技术兼容，并且完全可升级。该方法包括选择性外延沉积Ge含量大于50%的缓冲层(101)、纯Ge层(100)和SiGe顶层(120)。制造的在压缩应变Ge层中寄宿的掩埋沟道PMOS器件相对于类似的Si器件显示出较好的器件特性。

公开(公告)号：CN100428475C

公开(公告)日：2008-10-22

申请号：CN200610000322.1

申请日：2006-01-04

申请人： 国际商业机器公司

发明人： 欧阳齐庆 ,  S·潘达 ,  D·奇丹巴尔拉奥 ,  J·R·霍尔特 ,  M·艾昂

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L29/045 ,  H01L21/823807 ,  H01L29/7843

摘要： 本发明提供了一种具有提高的载流子迁移率的半导体结构。该半导体结构包括具有不同结晶取向的至少两个平面表面的混合取向半导体衬底，以及位于不同结晶取向的平面表面的每个上的至少一个CMOS器件，其中每个CMOS器件具有应力沟道。本发明还提供了制造该半导体结构的方法。总体上说，本发明的方法包括以下步骤：提供具有不同结晶取向的至少两个平面表面的混合取向衬底，以及在不同结晶取向的所述平面表面的每个上形成至少一个CMOS器件，其中每个CMOS器件具有应力沟道。

公开(公告)号：CN1954439A

公开(公告)日：2007-04-25

申请号：CN200580015590.4

申请日：2005-05-10

申请人： 国际商业机器公司

发明人： 尚慧玲 ,  M·艾昂 ,  J·O·舒 ,  K·W·古亚里尼

IPC分类号： H01L29/06 ,  H01L31/0328 ,  H01L31/0336 ,  H01L29/739 ,  H01L31/072 ,  H01L21/337 ,  H01L21/3205 ,  H01L21/8249 ,  H01L21/331 ,  H01L21/8222

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L27/1203 ,  H01L29/1054 ,  H01L29/7841

摘要： 本发明公开了一种在压缩应变Ge层(100)中制造PFET器件的结构和方法。该器件的制造方法与标准CMOS技术兼容，并且完全可升级。该方法包括选择性外延沉积Ge含量大于50％的缓冲层(101)、纯Ge层(100)和SiGe顶层(120)。制造的在压缩应变Ge层中寄宿的掩埋沟道PMOS器件相对于类似的Si器件显示出较好的器件特性。