-
公开(公告)号：CN112802817A
公开(公告)日：2021-05-14
申请号：CN202010067272.9
申请日：2020-01-20
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L25/16 , H01L33/62 , H01L21/48 , H01L21/60
Abstract: 本公开提供一种半导体设备封装和其封装方法。其中，该半导体设备封装包含第一半导体设备；第二半导体设备；以及第一重新分布层，其安置在所述第一半导体设备上且具有限定暴露所述第一半导体设备的开口的侧壁。所述第一重新分布层的所述侧壁具有高达2微米(μm)范围内的平均表面粗糙度(Ra)。
-
公开(公告)号：CN108074906A
公开(公告)日：2018-05-25
申请号：CN201710622347.3
申请日：2017-07-27
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L21/48
CPC classification number: H01L23/49827 , H01L21/486 , H01L21/6835 , H01L23/15 , H01L23/3128 , H01L23/49816 , H01L23/49822 , H01L24/32 , H01L24/48 , H01L24/73 , H01L2221/68345 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/73265 , H01L2924/00014 , H01L2924/181 , H01L2924/19011 , H01L2224/45099 , H01L2224/29099 , H01L2924/00012 , H01L2924/00 , H01L23/49838 , H01L23/49866
Abstract: 本发明提供一种半导体装置封装，其包含：半导体芯片；玻璃衬底，其具有面向所述半导体芯片的第一表面及与所述第一表面对置的第二表面，所述玻璃衬底界定从所述第一表面贯穿所述玻璃衬底到所述第二表面的孔；互连结构，其安置在所述孔中；及导电凸块，其邻近所述互连结构安置且从所述第二表面突出，其中所述导电凸块及所述互连结构包含相同材料。
-
公开(公告)号：CN102412250A
公开(公告)日：2012-04-11
申请号：CN201110344674.X
申请日：2011-11-04
Applicant: 日月光半导体制造股份有限公司
CPC classification number: H01L2224/48091 , H01L2224/48137 , H01L2924/181 , H01L2924/00012 , H01L2924/00014
Abstract: 本发明公开一种半导体封装结构、整合式无源元件及其制造方法。整合式无源元件包括基板、第一图案化导电层、图案化电容层、第二图案化导电层、第一图案化介电层、第三图案化导电层及第二图案化介电层。第一图案化导电层配置在基板上且具有多个电极。图案化电容层配置在第一图案化导电层上。第二图案化导电层配置在图案化电容层上。第一图案化介电层配置在第一图案化导电层、图案化电容层及第二图案化导电层上，且暴露出电极。第三图案化导电层配置在第一图案化介电层上且暴露出电极。第二图案化介电层配置在第一图案化介电层及第三图案化导电层上，且暴露出电极。
-
公开(公告)号：CN102169860A
公开(公告)日：2011-08-31
申请号：CN201110037396.3
申请日：2011-01-31
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/48 , H01L23/485 , H01L21/48
Abstract: 一种具有被动组件结构的半导体结构及其制造方法。半导体结构包括中介层基板、第一介电层、被动组件层、第二介电层及重布层。第一介电层形成于中介层基板，中介层基板具有导通孔，第一介电层具有第一开孔，导通孔从第一开孔露出。被动组件层形成于第一介电层上且具有第二开孔，第一开孔从第二开孔露出。第二介电层形成于被动组件层。重布层形成于被动组件层，重布层经由第二介电层、被动组件层的第二开孔及第一介电层的第一开孔电性连接于导通孔。
-
-
Patent Agency Ranking
公开(公告)号：CN113130419A
公开(公告)日：2021-07-16
申请号：CN202011586893.4
申请日：2020-12-29
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/31 , H01L23/48 , H01L23/498 , H01L21/56
Abstract: 本公开涉及一种封装结构及其制造方法。所述封装结构包括布线结构、至少一个电子装置、加强结构、多个导电通孔和封装体。所述布线结构包括至少一个电介质层和与所述电介质层接触的至少一个电路层。所述电子装置电连接到所述布线结构。所述加强结构设置在所述布线结构的表面上，并且包括热固性材料。所述导电通孔设置在所述加强结构中。所述封装体覆盖所述电子装置。
-
公开(公告)号：CN106571357B
公开(公告)日：2019-08-30
申请号：CN201610602399.X
申请日：2016-07-28
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/522
Abstract: 一种半导体装置，其包含衬底、至少一个集成无源装置、第一重布层、第二重布层，和导电导通孔。所述至少一个集成无源装置包含邻近于所述衬底的第一表面安置的至少一个电容器。所述第一重布层邻近于所述衬底的所述第一表面安置。所述第二重布层邻近于所述衬底的第二表面安置。所述导电导通孔延伸通过所述衬底，且电连接所述第一重布层与所述第二重布层。
-
公开(公告)号：CN105226045A
公开(公告)日：2016-01-06
申请号：CN201410239582.9
申请日：2014-05-30
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/522 , H01L21/822
CPC classification number: H01L27/016 , H01L21/4857 , H01L21/486 , H01L21/707 , H01L21/76898 , H01L23/49816 , H01L23/49822 , H01L23/528 , H01L28/10 , H01L28/60 , H01L2224/4813 , H05K1/0306 , H05K1/185 , H05K2201/0154
Abstract: 本发明涉及一种半导体装置，所述半导体装置包括衬底、第一晶种层、第一图案化金属层、第一电介质层以及第一金属层。所述衬底具有第一表面，且所述第一晶种层位于所述第一表面上。所述第一图案化金属层位于所述第一晶种层上且具有第一厚度。所述第一图案化金属层包含所述第一图案化金属层的第一部分以及所述第一图案化金属层的第二部分。所述第一电介质层沉积于所述第一图案化金属层的所述第一部分上。所述第一金属层沉积于所述第一电介质层上且具有第二厚度，其中所述第一厚度大于所述第二厚度，其中所述第一图案化金属层的所述第一部分、所述第一电介质层以及所述第一金属层形成电容器，所述第一图案化金属层的所述第一部分为所述电容器的下电极，且所述第一图案化金属层的所述第二部分为电感器。
-
公开(公告)号：CN109427728B
公开(公告)日：2022-06-21
申请号：CN201810282079.X
申请日：2018-04-02
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L25/18 , H01L21/48
Abstract: 一种集成型无源组件包括电容器、第一钝化层、电感器、绝缘层和外部接点。所述第一钝化层包围所述电容器。所述电感器在所述第一钝化层上并电连接到所述电容器。所述电感器包括多个导电柱。所述绝缘层在所述第一钝化层上并包围所述导电柱中的每一个。所述绝缘层包括邻近于所述第一钝化层的第一表面、与所述第一表面相对的第二表面和延伸于所述第一表面与所述第二表面之间的侧表面。所述导电柱中的每一个的宽度与所述导电柱中的每一个的高度的比是约1:7。所述外部接点电连接到所述电感器并接触所述绝缘层的所述第二表面和所述绝缘层的所述侧表面。
-
公开(公告)号：CN113035846A
公开(公告)日：2021-06-25
申请号：CN202110147418.5
申请日：2021-02-03
Applicant: 日月光半导体制造股份有限公司
IPC: H01L25/065 , H01L23/498 , H01L21/50
Abstract: 本发明提供了一种封装结构及其形成方法。该封装结构包括：再分布层；第一管芯和第二管芯，位于再分布层上方；底部填充物，位于第一管芯和第二管芯与再分布层之间以及第一管芯与第二管芯之间；以及应力缓冲层，嵌入在再分布层内并且位于底部填充物下方，应力缓冲层的热膨胀系数小于再分布层的热膨胀系数。止述技术方案至少能够避免封装结构中的裂纹产生。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.033 seconds)
