-
公开(公告)号：CN110034079A
公开(公告)日：2019-07-19
申请号：CN201811517402.3
申请日：2018-12-12
Applicant: 英特尔公司
IPC: H01L23/31 , H01L23/488 , H01L21/50 , H01L21/56
Abstract: 本公开针对使用完全或部分跨基本管芯的全部或者一部分或者在其之中、之上或周围来形成的电网格网络将多个物理地相对小的IP核管芯导电地耦合到物理地相对更大的基本管芯的系统和方法。电网格网络有益地准许IP核紧邻基本管芯所携带的支持电路的定位。IP核电路与支持电路之间的最小间隔有利地改进通信带宽，同时降低功率消耗。IP核的每个可包括功能上专用的电路，例如处理器核电路、现场可编程逻辑、存储器或图形处理电路。IP核管芯的使用有益并且有利地准许广泛种类的IP核的使用，其各自具有到电网格网络的通用或类似接口。
-
-
公开(公告)号：CN109585396A
公开(公告)日：2019-04-05
申请号：CN201811138282.6
申请日：2018-09-28
Applicant: 英特尔公司
Inventor： O.卡哈德 , R.L.桑克曼 , N.A.德什潘德 , M.莫迪 , T.J.德博尼斯 , R.M.尼克逊 , Z.万 , H.哈里里 , S.C.J.查瓦利 , N.A.阿克贝 , F.Y.哈费茨 , C.L.鲁默
IPC: H01L23/367 , H01L25/18 , H01L21/98
Abstract: 本发明公开了热耦合的层叠封装半导体封装。本公开涉及用于改善PoP半导体封装中的热量分布和热量移除效率的系统和方法。PoP半导体封装包含第一半导体封装，其物理地、可连通地并且传导地耦合到堆叠的第二半导体封装。包含至少一个导热构件的导热构件可以设置在第一半导体封装和第二半导体封装之间。导热构件可以包含：单个导热元件；多个导热元件；或包含至少一个导热元件的芯。导热元件导热地耦合到第一半导体封装的上表面和第二半导体封装的下表面，以促进热量从第一半导体封装传递到第二半导体封装。
-
-
公开(公告)号：CN109196639A
公开(公告)日：2019-01-11
申请号：CN201780034003.9
申请日：2017-06-02
Applicant: 英特尔公司
IPC: H01L23/498 , H01L23/28 , H01L23/48 , H01L25/065 , H01L25/07
CPC classification number: H01L23/49811 , H01L21/4853 , H01L21/565 , H01L23/3114 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L24/09 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/08238 , H01L2224/131 , H01L2224/13294 , H01L2224/133 , H01L2224/16237 , H01L2224/16238 , H01L2224/81191 , H01L2224/81192 , H01L2224/81401 , H01L2224/81411 , H01L2224/81416 , H01L2224/81438 , H01L2224/81439 , H01L2224/81444 , H01L2224/81447 , H01L2224/81455 , H01L2224/81464 , H01L2224/81473 , H01L2224/81815 , H01L2924/01004 , H01L2924/01028 , H01L2924/01029 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/01048 , H01L2924/0105 , H01L2924/01079 , H01L2924/01082 , H01L2924/14 , H01L2924/1532 , H01L2924/15747 , H01L2924/00014 , H01L2924/014
Abstract: 本文一般讨论了包含大致共面的导电柱的设备、方法和系统。根据示例，一种技术能够包括：在衬底的相应暴露的接合衬垫上生成导电柱；将模制材料设置在所生成的导电柱周围和上面；同时移除模制材料和所生成的导电柱的一部分以使得所生成的导电柱和模制材料大致平坦；以及电气上将管芯耦合到导电柱。
-
Patent Agency Ranking
公开(公告)号：CN110024116A
公开(公告)日：2019-07-16
申请号：CN201680091161.3
申请日：2016-12-27
Applicant: 英特尔公司
IPC: H01L25/065 , H01L23/498 , H01L23/31
Abstract: 提供了一种装置，其包括：形成衬底的多个介电层；所述衬底的第一表面上的多个第一导电接触部；所述衬底的第一表面中的腔，限定与所述第一表面平行的第二表面；所述衬底的第二表面上的多个第二导电接触部；与所述第二导电接触部耦合的一个或多个集成电路管芯；以及模塑材料，至少部分地覆盖所述一个或多个集成电路管芯和所述第一导电接触部。还公开且要求保护其他实施例。
-
公开(公告)号：CN109983570A
公开(公告)日：2019-07-05
申请号：CN201680091229.8
申请日：2016-12-29
Applicant: 英特尔公司
IPC: H01L23/31 , H01L23/00 , H01L23/525 , H01L23/48 , H01L21/768
Abstract: 描述了具有硅晶片上的有源管芯和外部管芯底座的半导体封装和封装组件，以及制作这样的半导体封装和封装组件的方法。在示例中，半导体封装组件包括具有通过第一焊料凸块而附接到硅晶片的有源管芯的半导体封装。第二焊料凸块在硅晶片上从有源管芯横向向外以提供用于外部管芯的底座。环氧树脂层可以围绕有源管芯并且覆盖硅晶片。孔可以在第二焊料凸块上方贯穿环氧树脂层以通过该孔暴露第二焊料凸块。因此，外部存储器管芯可以通过该孔而直接连接到硅晶片上的第二焊料凸块。
-
公开(公告)号：CN108369944A
公开(公告)日：2018-08-03
申请号：CN201580085212.7
申请日：2015-12-09
Applicant: 英特尔公司
IPC: H01L25/16
CPC classification number: H01L23/5385 , H01L21/486 , H01L21/6835 , H01L23/49894 , H01L23/5383 , H01L25/0655 , H01L2221/68345
Abstract: 一种混合微电子衬底可通过在更低密度微电子衬底中结合高密度微电子贴片衬底来形成。混合微电子衬底可允许具有高密度互连的微电子装置到混合微电子衬底的高密度微电子贴片衬底部分的直接倒装芯片附连，同时允许不要求高密度互连的区域中的更低密度互连和电气线路。
-
公开(公告)号：CN112310050A
公开(公告)日：2021-02-02
申请号：CN202010219112.1
申请日：2020-03-25
Applicant: 英特尔公司
IPC: H01L25/065 , H01L25/18 , H01L23/538 , H01L21/98
Abstract: 实施例包括半导体封装以及用于形成所述半导体封装的方法。一种半导体封装包括在玻璃片块之上的桥。所述桥利用粘合层而被耦合到所述玻璃片块。所述半导体封装还包括在所述桥和玻璃片块之上的高密度封装（HDP）基板。所述HDP基板利用多个模塑通孔（TMV）而被导电地耦合到玻璃片块。所述半导体封装此外包括在所述HDP基板之上的多个管芯，以及在所述TMV、桥、粘合层和玻璃片块之上的第一包封层。所述HDP基板包括多个导电互连，所述多个导电互连将所述管芯导电地耦合到所述桥和玻璃片块。所述桥可以是嵌入式多管芯互连桥（EMIB），其中所述EMIB被通信地耦合到所述管芯，并且所述玻璃片块包括多个玻璃通孔（TGV）。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.034 seconds)
