公开(公告)号：CN103165668A

公开(公告)日：2013-06-19

申请号：CN201210548299.5

申请日：2012-12-17

申请人： NXP股份有限公司 ,  台湾积体电路制造股份有限公司

发明人： 马库斯·穆勒 ,  安可·赫琳哈

IPC分类号： H01L29/778 ,  H01L29/872 ,  H01L29/06 ,  H01L21/335 ,  H01L21/329

CPC分类号： H01L29/1054 ,  H01L21/02104 ,  H01L29/0657 ,  H01L29/122 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/778 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/872

摘要： 本发明公开了一种半导体器件及其制造方法。该半导体器件包括半导体衬底，该半导体衬底具有位于GaN层上的AlGaN层。该半导体器件还包括第一接触和第二接触。所述AlGaN层的平均厚度在所述第一接触和所述第二接触之间变化，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度。

公开(公告)号：CN103165668B

公开(公告)日：2016-06-22

申请号：CN201210548299.5

申请日：2012-12-17

申请人： NXP股份有限公司 ,  台湾积体电路制造股份有限公司

发明人： 马库斯·穆勒 ,  安可·赫琳哈

IPC分类号： H01L29/778 ,  H01L29/872 ,  H01L29/06 ,  H01L21/335 ,  H01L21/329

CPC分类号： H01L29/1054 ,  H01L21/02104 ,  H01L29/0657 ,  H01L29/122 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/778 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/872

摘要： 本发明公开了一种半导体器件及其制造方法。该半导体器件包括半导体衬底，该半导体衬底具有位于GaN层上的AlGaN层。该半导体器件还包括第一接触和第二接触。所述AlGaN层的平均厚度在所述第一接触和所述第二接触之间变化，用于在所述第一接触和所述第二接触之间调节所述GaN层中的电子气的密度。

公开(公告)号：CN101317253A

公开(公告)日：2008-12-03

申请号：CN200680044061.1

申请日：2006-11-27

申请人： NXP股份有限公司

发明人： 马库斯·穆勒

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/8238

CPC分类号： H01L29/66636 ,  H01L29/66643 ,  H01L29/7839

摘要： 一种制造关于半导体器件的自对准肖特基结(29)的方法。在栅极蚀刻和隔离物形成以后，硅衬底(10)中形成了定义结区的凹槽并且其中选择性地生长了SiGe层(22)。然后，在栅极(14)和SiGe层(22)上提供电介质层(24)，执行接触蚀刻以形成接触孔(26)，然后去除SiGe材料(22)从而在结区中产生腔(28)。最后，用金属填充腔(28)以形成结(29)。因此，提供了一种工艺，它用于形成具有相对低的电阻率的肖特基结，其中该结的形状和位置可被很好地控制。

公开(公告)号：CN101313386B

公开(公告)日：2010-09-08

申请号：CN200680037078.4

申请日：2006-12-07

申请人： NXP股份有限公司

发明人： 马库斯·穆勒 ,  亚历山大·蒙东特 ,  阿尔诺·波亚德巴士奎

IPC分类号： H01L21/28 ,  H01L29/49 ,  H01L21/8238

CPC分类号： H01L29/4983 ,  H01L21/28105 ,  H01L21/823835 ,  H01L21/823842

摘要： 一种集成电路，所述集成电路包含至少一个MOS晶体管(T)，所述MOS晶体包括栅极(GR)，所述栅极具有与栅氧化物层接触的底部。所述底部在源区和漏区之间沿所述栅极的长度具有不均匀的功函数(WFB、WFA)，在所述栅极末端的功函数的值大于在所述栅极中央的功函数的值。所述栅极在中央含有第一材料(A)，在其余部分中含有第二材料(B)。这种结构例如通过硅化实现。

公开(公告)号：CN101317253B

公开(公告)日：2010-10-27

申请号：CN200680044061.1

申请日：2006-11-27

申请人： NXP股份有限公司

发明人： 马库斯·穆勒

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/8238

CPC分类号： H01L29/66636 ,  H01L29/66643 ,  H01L29/7839

摘要： 一种制造关于半导体器件的自对准肖特基结(29)的方法。在栅极蚀刻和隔离物形成以后，硅衬底(10)中形成了定义结区的凹槽并且其中选择性地生长了SiGe层(22)。然后，在栅极(14)和SiGe层(22)上提供电介质层(24)，执行接触蚀刻以形成接触孔(26)，然后去除SiGe材料(22)从而在结区中产生腔(28)。最后，用金属填充腔(28)以形成结(29)。因此，提供了一种工艺，它用于形成具有相对低的电阻率的肖特基结，其中该结的形状和位置可被很好地控制。

公开(公告)号：CN103426914A

公开(公告)日：2013-12-04

申请号：CN201310184881.2

申请日：2013-05-17

申请人： NXP股份有限公司

发明人： 雷德弗里德勒·阿德里安斯·玛利亚·胡尔克斯 ,  杰伦·安东·克龙 ,  约翰尼斯·J·T·M·唐克斯 ,  简·雄斯基 ,  斯蒂芬·约翰·斯奎 ,  安德烈亚斯·伯纳德斯·玛丽亚·扬斯曼 ,  马库斯·穆勒 ,  斯蒂芬·海尔 ,  提姆·伯切尔

IPC分类号： H01L29/207 ,  H01L29/778 ,  H01L29/47

CPC分类号： H01L29/475 ,  H01L21/02362 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/417 ,  H01L29/42316 ,  H01L29/7787 ,  H01L29/7788 ,  H01L29/872

摘要： 公开了一种半导体器件，包括：13族氮化物异质结，包括具有第一带隙的第一层和具有第二带隙的第二层，其中，第一层位于衬底和第二层之间；以及肖特基电极和另外的第一电极，分别电连接到异质结的不同区域，所述肖特基电极包括中心区域和边缘区域，其中，器件包括在肖特基电极下方仅位于所述边缘区域下方的导电势垒部分，用于局部增强肖特基电极的肖特基势垒。还公开了一种制造该半导体器件的方法。

公开(公告)号：CN102067287A

公开(公告)日：2011-05-18

申请号：CN200980123735.0

申请日：2009-06-24

申请人： NXP股份有限公司

发明人： 马库斯·穆勒 ,  纪尧姆·伯卡迪 ,  詹士民·皮特里

IPC分类号： H01L21/28 ,  H01L29/51 ,  H01L21/3115

CPC分类号： H01L29/51 ,  H01L21/265 ,  H01L21/28176 ,  H01L21/3115 ,  H01L21/31155 ,  H01L29/4236 ,  H01L29/49 ,  H01L29/513 ,  H01L29/517 ,  H01L29/78 ,  H01L29/78696

摘要： 一种具有栅极结构的场效应晶体管，所述栅极结构包括：高-K电介质层；栅电极，位于所述高-k电介质层上；以及界面层，位于所述高-K电介质层和所述场效应晶体管的沟道区之间。所述界面层包括包含再生长抑制剂的SiO2层。一种形成场效应晶体管的栅极结构的方法包括：按照如下顺序形成栅极叠层：与所述场效应晶体管的沟道区相邻的SiO2层；所述SiO2层上的高-K电介质层；以及所述高-K电介质层上的栅电极。所述方法也包括将再生长抑制剂引入到所述SiO2层，并且然后对所述栅极结构退火。所述SiO2界面层中所述再生长抑制剂的存在在所述退火步骤期间抑制了所述SiO2层再生长进入所述沟道区。