公开(公告)号：CN115497976A

公开(公告)日：2022-12-20

申请号：CN202210078003.1

申请日：2022-01-24

申请人： 台湾积体电路制造股份有限公司

发明人： 游嘉榕 ,  许秉诚

IPC分类号： H01L27/22

摘要： 一种包括晶体管和内存单元的内存组件。晶体管包括第一闸极、设置在第一闸极上方的第二闸极、设置在第一闸极和第二闸极之间的第一信道层、设置在第一信道层的相对侧的第一源极和第一漏极、设置在第二闸极上方的第三闸极、设置在第二闸极和第三闸极之间的第二信道层，以及设置在在第二信道层的相对侧的第二源极和第二漏极。第三闸极电性连接到第一闸极和第二闸极。第一源极电性连接到第二源极，且第一漏极电性连接到第二漏极。

公开(公告)号：CN110649061B

公开(公告)日：2022-12-13

申请号：CN201910162848.7

申请日：2019-03-05

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  蓝锦坤

IPC分类号： H01L27/22 ,  H01L43/08 ,  H01L43/12

摘要： 本发明实施例描述形成具有金属化合物层的间隔件的示例性方法。该方法包括：在互连层上方形成磁隧道结(MTJ)结构和在磁隧道结结构和互连层上方沉积第一间隔件层。该方法还包括在第一间隔材料，磁隧道结结构和互连层上方沉积第二间隔件层，其中，第二间隔件层比第一间隔件层薄，并包括金属化合物。此外，该方法还包括：在第二间隔件层上方和MTJ结构之间沉积第三间隔件层。第二间隔件比第一间隔件薄。本发明实施例涉及用于磁隧道结的间隔件堆叠件。

公开(公告)号：CN111261660B

公开(公告)日：2022-11-29

申请号：CN201911205480.4

申请日：2019-11-29

申请人： 台湾积体电路制造股份有限公司

发明人： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC分类号： H01L27/22 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： 本发明的实施例提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

公开(公告)号：CN115132777B

公开(公告)日：2022-11-25

申请号：CN202211050884.2

申请日：2022-08-31

申请人： 睿力集成电路有限公司

发明人： 刘晓阳 ,  王晓光

IPC分类号： H01L27/22 ,  H01L43/12 ,  G11C11/16

摘要： 本公开实施例涉及半导体技术领域，目前由于高密度的位线结构在形成过程中容易坍塌，因此，本公开实施例提供一种半导体结构及其形成方法、存储器，其中，半导体结构包括：基底；位于基底上、且沿第一方向间隔排列的多对位线结构；其中，每对位线结构包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部，第一端与第二端分别位于第二方向的两侧，第二方向与第一方向相互交叉。由于本公开实施例中的位线结构包括弯折部，因此，可以防止位线结构坍塌。

公开(公告)号：CN115376995A

公开(公告)日：2022-11-22

申请号：CN202210712710.1

申请日：2022-06-22

申请人： 台湾积体电路制造股份有限公司

发明人： 李雅玲 ,  邱维刚 ,  蔡明兴

IPC分类号： H01L21/768 ,  H01L27/22

摘要： 本公开涉及一种将磁性穿隧接面连接至铜互连线的方法、一种磁阻式随机存取存储器的形成方法及一种半导体装置。一个或多个半导体加工工具可在铜互连线的上表面上及导通孔中沉积一个或多个氮化钽层。一个或多个半导体加工工具可在一个或多个氮化钽层的上表面上及导通孔中沉积粘着层。一个或多个半导体加工工具可在粘着层的上表面上及导通孔中沉积钨，以用于磁性穿隧接面到铜互连线的导通孔互连线。

公开(公告)号：CN112768486B

公开(公告)日：2022-11-08

申请号：CN201910998241.2

申请日：2019-10-21

申请人： 上海磁宇信息科技有限公司

发明人： 夏文斌 ,  吕玉鑫 ,  戴瑾

IPC分类号： H01L27/22 ,  G11C11/16

摘要： 本申请提供一种磁性随机存储器架构，其包括多个存储单元，所述多个存储单元分别设置于相互平行的位线与字线上，且位于所述位线与所述字线分别与栅极线相交区域。所述多个存储单元形成多个可重复单元组和至少一组衬底接触单元；沿位线方向每一个重复单元组还配置至少一个源极连接单元；沿字线方向每一个重复单元组配置至少一个栅极连接单元。本申请通过重复单元组的设计，有助于简化存储器的制成工艺，而且垂直场效晶体管可在兼容使用于鳍状设计的同时，提升存储器的存储单元成型密度，有助于存储器记忆容量的提升。

公开(公告)号：CN109994600B

公开(公告)日：2022-11-04

申请号：CN201711477097.5

申请日：2017-12-29

申请人： 上海磁宇信息科技有限公司

发明人： 张云森

IPC分类号： H01L43/12 ,  H01L27/22

摘要： 本发明提供了一种磁性随机存储器的制作方法，包括如下步骤：(1)在基底上沉积底电极金属层、磁性隧道结多层膜和硬掩模；(2)图形化并刻蚀硬掩模和磁性隧道结多层膜，以形成存储器记忆单元，然后沉积第一覆盖层覆盖磁性隧道结和剩余的硬掩模；(3)图形化并刻蚀形成底电极和假底电极，然后沉积第二覆盖层覆盖被刻蚀暴露的底电极和假底电极边缘；(4)沉积电介质并磨平，然后在存储区域制作位线通孔，在逻辑区域制作逻辑通孔。由于在图案化磁性隧道结之后，才对底电极进行图案化，将会避免先进行图案化带来的底电极顶部的表面不平整；由于多加了一道底电极掩模，可以随意调整底电极的大小，有效避免了底电极太小带来的铜损伤或刻蚀不足。

公开(公告)号：CN115274765A

公开(公告)日：2022-11-01

申请号：CN202210952099.X

申请日：2022-08-09

申请人： 长鑫存储技术有限公司

发明人： 刘晓阳 ,  王晓光

IPC分类号： H01L27/22 ,  H01L43/02

摘要： 本公开实施例涉及半导体领域，提供一种磁性存储器结构，包括至少一个磁性存储单元，磁性存储单元包括：多个堆叠设置的第一晶体管，不同第一晶体管的栅极用于连接不同第一控制线，且不同第一晶体管的源极或者漏极中的一端子连接同一第一传输线，源极或者漏极中的另一端子连接同一第一信号线；第一磁性隧道结，底部连接第一传输线，顶部用于连接第二信号线，以提高磁性存储器结构的集成密度。

公开(公告)号：CN115274394A

公开(公告)日：2022-11-01

申请号：CN202210959093.5

申请日：2022-08-10

申请人： 致真存储(北京)科技有限公司

发明人： 张丛 ,  曹凯华 ,  刘宏喜 ,  王嘉毅 ,  王戈飞

IPC分类号： H01J37/32 ,  H01L27/22

摘要： 本申请实施例公开了一种MRAM存储器的刻蚀装置，包括：离子源、中和器、载台，其中：中和器设置在所述离子源的出射口，所述载台设置在所述离子源出射的一侧，用于接收所述离子源出射的等离子体；所述载台的入射面端面之上包括：压环、至少一个电极，所述压环和所述至少一个电极均设置在所述载台的边缘，所述至少一个电极埋入所述压环内部或者所述压环外围；所述至少一个电极通过电线与射频发生器连接。通过在IBE刻蚀腔内调节载台角度，能够在同一腔室完成MRAM存储单元的刻蚀和侧壁清洗，便于进行多次切换。通过在载台边缘处埋入至少一个电极，并对至少一个电极分别施加功率控制，从而分区调节载台上的等离子体分布，提高刻蚀均匀性。

公开(公告)号：CN108307662B

公开(公告)日：2022-10-28

申请号：CN201680068358.5

申请日：2016-11-18

申请人： 英特尔公司

发明人： M·J·伯恩哈特 ,  Y·金 ,  D·S·弗罗斯特 ,  T·E·艾伦三世 ,  K·L·贝克尔 ,  K·亚斯特列贝内特斯凯 ,  R·A·威默尔

IPC分类号： H01L23/522 ,  H01L21/768 ,  H01L23/528 ,  H01L27/22 ,  H01L27/105 ,  H01L27/24 ,  H01L23/532 ,  H01L21/311

摘要： 本公开内容的实施例描述了用于包括具有设置在管芯的存储器区域中的多条字线的存储器阵列的存储设备的技术和配置。填充区域可以设置在多条字线中的相应相邻字线对之间。填充区域可以包括第一电介质层和设置在第一电介质层上的第二电介质层。第一电介质层可以包括有机(例如，基于碳的)旋涂电介质材料(CSOD)。例如，第二电介质层可以包括与第一电介质层不同的电介质材料，诸如无机电介质材料。描述和/或要求保护了其他实施例。