公开(公告)号：EP0797254A3

公开(公告)日：1999-07-28

申请号：EP97104249.4

申请日：1997-03-13

申请人： NEC CORPORATION

发明人： Inoue, Tatsuo

IPC分类号： H01L23/64 ,  H01L23/498

CPC分类号： H01L21/486 ,  H01L21/4846 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/647 ,  H01L2224/16 ,  H01L2924/09701 ,  H01L2924/15312 ,  H01L2924/3011

摘要： In an LSI package, terminal resistance elements are formed of resistive paste which, consisting of a mixture of fine powder of either oxidized metal or carbon and fine powder of glass, is buried and sintered in a ceramic wiring board in the direction to penetrate it. Front side wiring, connecting the parts of the terminal resistance elements exposed on the front face of the ceramic wiring board to input/output circuits of the LSI chip to be mounted on the front face of the ceramic wiring board, is formed on the front face of the ceramic wiring board and in the top layer of the ceramic wiring board. Back side wiring, connecting the parts of the terminal resistance elements exposed on the back face of the ceramic wiring board to a voltage clamp wiring network, is formed on the back face of the ceramic wiring board.

摘要翻译： 在LSI封装中，终端电阻元件由电阻糊形成，其由氧化金属或碳的细粉末与玻璃微细粉末的混合物组成，在陶瓷布线板中沿着穿透它的方向被掩埋烧结。 将暴露在陶瓷布线板的正面的端子电阻元件的部分连接到要安装在陶瓷布线板的正面上的LSI芯片的输入/输出电路的正面布线形成在前表面 的陶瓷布线板和陶瓷布线板的顶层。 在陶瓷布线板的背面形成背面布线，将暴露在陶瓷布线板的背面的端子电阻元件的部分连接到电压钳布线网络。

公开(公告)号：EP0683519A3

公开(公告)日：1998-05-13

申请号：EP95106787

申请日：1995-05-05

申请人： MATSUSHITA ELECTRIC IND CO LTD

发明人： NAKATSUKA TADAYOSHI ,  ITOH JUNJI ,  YAMAMOTO SHINJI ,  NISHITSUJI MITSURU

IPC分类号： H01L23/64 ,  H01L25/16 ,  H03F3/195 ,  H05K1/16 ,  H05K3/40

CPC分类号： H03F3/195 ,  H01L23/645 ,  H01L23/647 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/01055 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15159 ,  H01L2924/15162 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/165 ,  H05K3/403

摘要： On a ceramic substrate (122), spiral-type inductors (102 to 107) of a single layer wiring of a metal thin film are provided and respectively connected to a wiring pattern formed on another face of the substrate via through holes (114 to 119). A semiconductor chip (101) is flip-chip mounted on the substrate in a face-down manner. On the face of the semiconductor chip, capacitors composed of a highly dielectric material, resistors formed by an ion implantation method or a thin-film forming method, and FETs are provided, respectively. Interconnection between the substrate and an external circuit board is achieved employing terminals formed at end faces of the substrate. The terminals (108 to 113) have a concave shape with respect to the end face of the substrate. Thus, there is no need to use a package, and miniaturization and reduction in cost of a high-performance hybrid IC (100) is achieved.

公开(公告)号：EP0741507A1

公开(公告)日：1996-11-06

申请号：EP96850033.0

申请日：1996-02-14

申请人： TELEFONAKTIEBOLAGET LM ERICSSON

发明人： Fagerholt, Anders

IPC分类号： H05K7/20 ,  H05K7/06 ,  H01L23/36

CPC分类号： H05K1/141 ,  H01L23/04 ,  H01L23/36 ,  H01L23/49833 ,  H01L23/642 ,  H01L23/647 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/16152 ,  H01L2924/19041 ,  H01L2924/3025 ,  H05K1/0284 ,  H05K1/182 ,  H05K2201/049 ,  H05K2201/09036 ,  H05K2201/10636 ,  Y02P70/611 ,  H01L2224/45099 ,  H01L2924/00

摘要： Arrangement for integrated circuits (5) which are positioned on a support member (1) provided with a number of connections between components in an electric circuit. The support member is provided with a device (2, 4) that conducts heat away from an integrated circuit. Connection paths in the area of said integrated circuit (5) is arranged in the form of a connecting component (8) which is supported by the support member and bridges said integrated circuit on one of its sides. One portion of the support member on the opposite side of the integrated circuit is provided with a heat conductor (4) forming part of said heat conducting device.

公开(公告)号：EP0683519A2

公开(公告)日：1995-11-22

申请号：EP95106787.5

申请日：1995-05-05

申请人： MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.

发明人： Nakatsuka, Tadayoshi ,  Itoh, Junji ,  Yamamoto, Shinji ,  Nishitsuji, Mitsuru

IPC分类号： H01L23/64 ,  H01L25/16

CPC分类号： H03F3/195 ,  H01L23/645 ,  H01L23/647 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/01055 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15159 ,  H01L2924/15162 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/165 ,  H05K3/403

摘要： On a ceramic substrate (122), spiral-type inductors (102 to 107) of a single layer wiring of a metal thin film are provided and respectively connected to a wiring pattern formed on another face of the substrate via through holes (114 to 119). A semiconductor chip (101) is flip-chip mounted on the substrate in a face-down manner. On the face of the semiconductor chip, capacitors composed of a highly dielectric material, resistors formed by an ion implantation method or a thin-film forming method, and FETs are provided, respectively. Interconnection between the substrate and an external circuit board is achieved employing terminals formed at end faces of the substrate. The terminals (108 to 113) have a concave shape with respect to the end face of the substrate. Thus, there is no need to use a package, and miniaturization and reduction in cost of a high-performance hybrid IC (100) is achieved.

摘要翻译： 在陶瓷基板上，设置金属薄膜的单层布线的螺旋型电感器，并分别通过通孔与形成在基板的另一面上的布线图案相连。 半导体芯片以面朝下的方式倒装安装在基板上。 在半导体芯片的表面上，分别提供由高电介质材料构成的电容器，通过离子注入法形成的电阻或薄膜形成方法以及FET。 使用在基板的端面形成的端子来实现基板与外部电路基板之间的互连。 端子相对于基板的端面具有凹形。 因此，不需要使用封装，并且实现了高性能混合IC的小型化和降低成本。

公开(公告)号：EP0603158A2

公开(公告)日：1994-06-22

申请号：EP94101294.0

申请日：1993-02-18

申请人： SUMITOMO ELECTRIC INDUSTRIES, LIMITED

发明人： Bhattacharyya, Bidyut K. ,  Mallik, Debendra ,  Ban, Syunsuke ,  Takikawa, Takatoshi ,  Yamanaka, Shosaku

IPC分类号： H01L23/48 ,  H01L29/40 ,  H01L29/44 ,  H01L29/60 ,  H01L29/54 ,  H01L23/495 ,  H01L23/64

CPC分类号： H01L23/495 ,  H01L23/49527 ,  H01L23/49534 ,  H01L23/49537 ,  H01L23/49589 ,  H01L23/642 ,  H01L23/647 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/49109 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01051 ,  H01L2924/01052 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/04953 ,  H01L2924/10253 ,  H01L2924/12033 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/16195 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  Y10S257/904 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

摘要： A method and resulting structure for constructing an IC package utilizing thin film technology. The package has a bottom conductive plate (10) that has a layer of ceramic vapor deposited onto the plate in a predetermined pattern. Adjacent to the insulative layer of ceramic is a layer of conductive metal (24) vapor deposited onto the ceramic. The layer of metal can be laid down onto the ceramic in a predetermined pattern to create a power plane, a plurality of signal lines, or a combination of power planes and signal lines. On top of the layer of conductive material is a lead frame (34) separated by a layer of insulative polyimide material. The polyimide material has a plurality of holes filled with a conductive material (38), which electrically couple the layer of conductive material with the leads of the lead frame. The power and ground pads of the integrated circuit are connected to the layer of vapor deposited conductive material and conductive plate, which are also coupled to the corresponding leads of the lead frame, thereby connecting the IC to the leads of the lead frame. The signal pads of the IC are connected to the lead frame and/or signal lines formed within the layer of vapor deposited conductive material. The IC and attached circuit package can then be encapsulated in a plastic shell.

摘要翻译： 一种利用薄膜技术构建IC封装的方法和结果。 封装具有底部导电板（10），其具有以预定图案沉积在板上的陶瓷气相层。 与陶瓷绝缘层相邻的是沉积在陶瓷上的导电金属层（24）。 金属层可以以预定图案放置在陶瓷上，以产生电力平面，多条信号线或电力平面和信号线的组合。 在导电材料层的顶部是由绝缘聚酰亚胺材料层隔开的引线框架（34）。 聚酰亚胺材料具有填充有导电材料（38）的多个孔，其将导电材料层与引线框架的引线电耦合。 集成电路的电源和接地焊盘连接到蒸镀导电材料和导电板的层上，导电板也耦合到引线框架的相应引线，从而将IC连接到引线框的引线。 IC的信号焊盘连接到形成在蒸镀导电材料层内的引线框和/或信号线。 然后将IC和附接电路封装封装在塑料外壳中。

公开(公告)号：EP0475269A3

公开(公告)日：1992-10-14

申请号：EP91114958.1

申请日：1991-09-04

申请人： HITACHI, LTD.

发明人： Nakanishi, Keiichirou ,  Yamada Minoru ,  Saitoh, Tatsuya, Hitachi Daini Kyoshinryo ,  Yamamoto, Kazumichi, Hitachi Koyasudai Apato C-405

IPC分类号： H01L23/498 ,  H01L23/52

CPC分类号： H01L23/498 ,  H01L23/49822 ,  H01L23/647 ,  H01L2224/16 ,  H01L2924/15312

摘要： This invention discloses an integrated circuit device (100) including an integrated circuit chip (1) having logic circuits (10, 10', 11, 11') formed therein and a wiring substrate (2) for mounting thereon the integrated circuit chip, having therein signal wirings (5) for connecting mutually input terminals (6') and output terminals (6) of the integrated circuit chip. The integrated circuit device includes signal wirings (5) for connecting the input terminals (6') and output terminals (6) of the same integrated circuit chip inside the wiring substrate. The logic circuits inside the same integrated circuit chip are mutually connected by signal wirings (12, 13, 13') inside the integrated circuit chip when a wiring length is small, and by signal wirings (5) inside the wiring substrate when the wiring length is great.

公开(公告)号：EP0340497A1

公开(公告)日：1989-11-08

申请号：EP89106580.7

申请日：1989-04-13

申请人： Licentia Patent-Verwaltungs-GmbH

发明人： Kasper, Erich, Dr. ,  König, Ulf, Dr. ,  Kuisl, Maximiliam, Dr. ,  Luy, Johann-Friedrich, Dr.

IPC分类号： H01L21/82 ,  H01L21/285 ,  H01L21/90 ,  H01L27/06

CPC分类号： H01L21/28525 ,  H01L21/76838 ,  H01L21/8221 ,  H01L23/53271 ,  H01L23/647 ,  H01L2924/0002 ,  Y10S148/029 ,  H01L2924/00

摘要： Die Erfindung betrifft ein Verfahren zur Herstellung mono­lithisch integrierter, multifunktionaler Schaltungen. Ein Schaltkreis wird im Substrat integriert und weitere mehr­schichtige Halbleiterbauelemente und die entsprechenden elektrischen Zuleitungen werden auf dem Substrat überein­ander angeordnet. Die mehrschichtigen Halbleiterbauelemente und die elektrischen Zuleitungen, werden aus einer epitak­tisch gewachsenen Halbleiterschichtenfolge hergestellt.

摘要翻译： 本发明涉及一种制造单片集成多功能电路的方法。 开关电路集成在基板和其他多层半导体器件中，并且相关联的电引线一个在另一个之上。 多层半导体器件和电引线由外延生长的半导体层序列产生。

公开(公告)号：EP0141179A3

公开(公告)日：1986-10-08

申请号：EP84110783

申请日：1984-09-10

申请人： Siemens Aktiengesellschaft

发明人： Holubarsch, Winfried, Dr.Dipl.-Phys.

IPC分类号： H01L23/56

CPC分类号： H01L23/647 ,  H01C7/10 ,  H01C17/06546 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/0102 ,  H01L2924/01068 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099

摘要： Die in der kombinierten Schaltung (Figur 1) enthaltenen Varistoren (2, 3) sind nur noch Anteile des ursprünglich homogenen Körpers. Die übrigen Bereiche (23) des Substrat körpers (5) sind dadurch wenigstens nahezu elektrisch isolierend, weil sie zusätzlich wenigstens einen diese Eigen schaft bewirkenden Stoff (Lithiumoxid und/oder Man ganoxid) enthalten, der entweder nach dem Sintern des Sub stratkörpers (5) auf deisem oder vor dem Sintern auf dem Grünkörper aufgebracht worden ist und durch weiteren Erhitzungsprozeß (45, 45′) bei gegenbenenfalls gleich zeitigem Sintern (Variante 2) in den Körper eindiffundiert ist.

摘要翻译： 组合电路（图1）中的压敏电阻（2,3）仍然是原始均匀体的一部分。 衬底主体（5）的其他区域（23）至少实际上是电绝缘的，因为它们另外包含至少一种产生这些性质的物质（氧化锂和/或氧化锰），其已被施加到衬底主体（5） ）在烧结之前或在生坯体上烧结之前，并通过进一步的加热方法（45,45'）扩散到体内，任选地通过同时烧结（变型2）。

公开(公告)号：EP0103748A2

公开(公告)日：1984-03-28

申请号：EP83108085.8

申请日：1983-08-16

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Einzinger, Richard, Dipl.-Phys.

IPC分类号： H01L23/64 ,  H01L23/15 ,  H01L27/12

CPC分类号： H01L27/12 ,  H01L23/15 ,  H01L23/647 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01068 ,  H01L2924/1301 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H05K1/0306 ,  H05K1/16 ,  H01L2924/00 ,  H01L2224/45099

摘要： Die in der kombinierten Schaltung (Figur 1) enthaltenen Varistoren (2, 3) sind Anteile des Substratkörpers (5), der aus Zinkoxid besteht, das jedoch durch Dotierung hochohmig ist und in dem nur in den Bereichen der Varistoren (2, 3) die Varistoreigenschaft durch weitere Dotierung erzeugt ist

摘要翻译： 在具有变阻器的组合电路中，压敏电阻被包含在由氧化锌组成的衬底主体的部分中，并且由于掺杂而具有高电阻。 通过进一步掺杂在分配给变阻器的基板体的部分中产生变阻器特性。

公开(公告)号：EP0065443A1

公开(公告)日：1982-11-24

申请号：EP82400785.0

申请日：1982-04-29

申请人： THOMSON-CSF

发明人： Carnez, Bernard ,  Bessonneau, Guy ,  Derewonko, Henri ,  Chambaudu, Georges

IPC分类号： H01L23/56 ,  H01L23/04

CPC分类号： H01L23/047 ,  H01L23/647 ,  H01L2924/0002 ,  H01L2924/00

摘要： L'invention concerne les semiconducteurs de type III-V et assimilés, qui travaillent à très hautes fréquences, jusque 100 GHz.
De tels semiconducteurs sont encapsulés dans des boîtiers comprenant un cadre isolant (2), traversé par au moins une connexion d'entrée (5) et une connexion de sortie (6). Ces boitiers sont fermés par un couvercle isolant (3) fixé par soudure au moyen de deux métallisations (7, 8) sur le cadre et le couvercle. Un couplage existe entre les connexions (5, 6) par l'intermédiaire de condensateurs parasites (13, 14) formés par chaque connexion et le ruban de métallisation (7,8) à l'aplomb des connexions, ces condensateurs étant réunis par une ligne de propagation constituée par la soudure de fermeture du couvercle (3). Selon l'invention, le couvercle (3) est recouvert par une métallisation résistive (12), en contact avec la métallisation de soudure (8): la métallisation résistive et les condensateurs parasites constituent ainsi une ligne à pertes.
Application à l'amélioration de l'isolement et des connexions d'entrées/sorties des semiconducteurs de puissance.

摘要翻译： 1.一种用于功率半导体的胶囊壳体，具有2至20GHz的操作频率，包括其上安装有半导体晶片的基板（1），由至少两个外部连接横切的绝缘框架（2） 所谓的输入（5）和输出（6），提供对半导体的访问;以及绝缘盖（3），其绝缘盖（3）通过沉积在自由表面上的金属层（7）通过黄铜 框架（2）和沉积在面向框架（2）的盖（3）表面（9）上的金属层（8），其特征在于，覆盖物（3）由电阻器金属化涂覆，其被沉积在 绝缘材料，其与用于封闭壳体的金属化（8）电接触。