公开(公告)号：JP2017536703A

公开(公告)日：2017-12-07

申请号：JP2017529652

申请日：2015-11-06

申请人： シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. ,  シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc.

发明人： フェン チョウ ,  フェン チョウ ,  シャン リウ ,  シャン リウ ,  ニャン ドゥ ,  ニャン ドゥ

IPC分类号： H01L21/336 ,  H01L27/11524 ,  H01L27/11539 ,  H01L27/11543 ,  H01L27/11546 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L27/11521 ,  H01L27/11526 ,  H01L27/11546 ,  H01L29/42328 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/792

摘要： メモリセルは、それらの間にチャネル領域を有する基板の中のソース領域及びドレイン領域と、ソース領域の上の消去ゲートと、第1のチャネル領域部分の上の浮遊ゲートと、浮遊ゲートの上の制御ゲートと、第2のチャネル領域部分の上のワード線ゲートと、を含む。第1の論理デバイスは、第2のソース領域及びドレイン領域を基板の中に含み、第1の論理ゲートの下でそれらの間に第2のチャネル領域を有する。第2の論理デバイスは、第3のソース領域及びドレイン領域を基板の中に含み、第2の論理ゲートの下でそれらの間に第3のチャネル領域を有する。ワード線ゲート、並びに第1及び第2の論理ゲートは、同じ導電性金属材料を含む。第2の論理ゲートは、第1及び第2の絶縁体によって第3のチャネル領域から絶縁される。第1の論理ゲートは、第2の絶縁体によって第2のチャネル領域から絶縁され、第1の絶縁体によって絶縁されない。

公开(公告)号：JP2017183304A

公开(公告)日：2017-10-05

申请号：JP2016063040

申请日：2016-03-28

申请人： ルネサスエレクトロニクス株式会社

发明人： 篠原 正昭

IPC分类号： H01L21/336 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L27/10 ,  H01L21/8238 ,  H01L27/092 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/78

CPC分类号： H01L21/76895 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/28282 ,  H01L21/76805 ,  H01L21/823437 ,  H01L21/823487 ,  H01L27/088 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/66833 ,  H01L21/823462

摘要： 【課題】ゲートラストプロセスを用いて、ダミーゲート電極をメタルゲート電極に置換することでMISFETを形成する場合において、制御ゲート電極CGおよびダミーゲート電極のそれぞれの上のキャップ絶縁膜と層間絶縁膜と共に研磨することで、層間絶縁膜の上面が過度に研磨され、ディッシングが起こることを防ぐ。 【解決手段】ゲートラストプロセスにおいて、制御ゲート電極CGおよびダミーゲート電極DG1〜DG3と、それらの上のキャップ絶縁膜とを覆う層間絶縁膜IL1を形成し、層間絶縁膜IL1の上面を研磨して、層間絶縁膜IL1からキャップ絶縁膜を露出させた後、エッチングを行ってキャップ絶縁膜を選択的に除去し、続いて、層間絶縁膜IL1の上面を研磨する。 【選択図】図11

公开(公告)号：JP2017168571A

公开(公告)日：2017-09-21

申请号：JP2016051102

申请日：2016-03-15

申请人： ルネサスエレクトロニクス株式会社

发明人： 緒方 完 ,  三原 竜善

IPC分类号： H01L27/10 ,  H01L29/788 ,  H01L21/336 ,  H01L29/792 ,  H01L27/115

CPC分类号： H01L21/28282 ,  H01L21/31051 ,  H01L21/31105 ,  H01L21/31144 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665

摘要： 【課題】半導体装置の製造コストを低減させる。 【解決手段】半導体基板SB上に、内部に電荷蓄積部を有する絶縁膜MZを介して不揮発性メモリのメモリセル用のメモリゲート電極MGを形成し、メモリゲート電極MGに絶縁膜を介して隣り合うようにダミー制御ゲート電極DCGを形成する。メモリゲート電極MGとダミー制御ゲート電極DCGとは、互いに異なる材料からなる。メモリゲート電極MGおよびダミー制御ゲート電極DCGを覆うように絶縁膜SZを形成してから、絶縁膜SZを研磨してメモリゲート電極MGおよびダミー制御ゲート電極DCGを露出させる。それから、ダミー制御ゲート電極DCGに比べてメモリゲート電極MGがエッチングされにくい条件でエッチングを行って、ダミー制御ゲート電極DCGを除去する。その後、ダミー制御ゲート電極DCGが除去された領域である溝内に、メモリセル用の制御ゲート電極を形成する。 【選択図】図24

公开(公告)号：JP2017526190A

公开(公告)日：2017-09-07

申请号：JP2017512673

申请日：2015-09-02

申请人： サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited ,  サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited

发明人： ショーン・ジー・トーマス ,  リウ・チンミン

IPC分类号： H01L21/02 ,  H01L27/12

CPC分类号： H01L29/66833 ,  H01L21/283 ,  H01L21/304 ,  H01L21/31 ,  H01L21/324 ,  H01L21/76254 ,  H01L29/0649 ,  H01L29/4916 ,  H01L29/517 ,  H01L29/518 ,  H01L29/792

摘要： 多層複合構造体および多層複合構造体を製造する方法が提供される。上記多層複合構造体は、少なくとも約500[Ω・cm]の最小バルク領域抵抗率を有する半導体ハンドル基板;上記半導体ハンドル基板の表面上の二酸化ケイ素層;上記二酸化ケイ素層と接触した炭素ドープしたアモルファスシリコン層;上記炭素ドープしたアモルファスシリコン層と接触した誘電体層;および上記誘電体層と接触した半導体素子層を含む。

公开(公告)号：JP2017152505A

公开(公告)日：2017-08-31

申请号：JP2016032688

申请日：2016-02-24

申请人： ルネサスエレクトロニクス株式会社

发明人： 三原 竜善

IPC分类号： H01L29/788 ,  H01L21/336 ,  H01L29/792 ,  H01L21/76 ,  H01L27/115

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/0653 ,  H01L29/66795 ,  H01L29/66833 ,  H01L29/7851

摘要： 【課題】半導体装置の性能を向上させる。 【解決手段】半導体装置は、主面1aを有する半導体基板1と、主面1a上に形成された素子分離膜STMと、素子分離膜STMから突出し、平面視にて第1方向に延在するフィンFAとを有する。さらに、ゲート絶縁膜GItを介して、フィンFAの表面に沿って第1方向と直交する第2方向に延在し、かつ、素子分離膜STMの主面STMcと重なる制御ゲート電極CGと、絶縁膜IF2を介して、フィンFAの表面に沿って第2方向に延在し、かつ、素子分離膜STMの主面STMmと重なるメモリゲート電極MGとを有し、主面1aを基準として、主面STMmは、主面STMcよりも低い。 【選択図】図2

公开(公告)号：JP2017139375A

公开(公告)日：2017-08-10

申请号：JP2016019890

申请日：2016-02-04

申请人： ルネサスエレクトロニクス株式会社

发明人： 加藤 茂樹

IPC分类号： H01L21/336 ,  H01L29/792 ,  H01L27/115 ,  H01L27/10 ,  H01L29/417 ,  H01L21/304 ,  H01L29/788

CPC分类号： H01L29/66833 ,  H01L21/02068 ,  H01L21/304 ,  H01L21/76895 ,  H01L27/1157 ,  H01L27/11582 ,  H01L28/00 ,  H01L29/66545 ,  H01L29/792

摘要： 【課題】ゲートラストプロセスを用いて、ダミーゲート電極をメタルゲート電極に置換することでMISFETを形成する場合において、層間絶縁膜を研磨した際に、ダミーゲート電極の上面にシリサイド層が形成され、当該シリサイド層がダミーゲート電極の除去工程の妨げとなることを防ぐ。 【解決手段】ゲートラストプロセスにおいて層間絶縁膜IL1を研磨することでダミーゲート電極DGの上面を露出させる際、研磨に用いるスラリに酸性水溶液を混合することで、ダミーゲート電極DGの上面にシリサイド層が形成されることを防ぐ。 【選択図】図17

公开(公告)号：JP2017520910A

公开(公告)日：2017-07-27

申请号：JP2016567094

申请日：2015-05-14

申请人： クアルコム,インコーポレイテッド

发明人： シア・リ ,  ジョンゼ・ワン ,  ダニエル・ウェイン・ペリー

IPC分类号： H01L27/11568 ,  H01L21/336 ,  H01L27/10 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L27/112 ,  G11C7/00 ,  G11C11/40 ,  G11C16/0475 ,  H01L21/28282 ,  H01L27/11565 ,  H01L27/11568 ,  H01L29/42344 ,  H01L29/42348 ,  H01L29/66833 ,  H01L29/7923

摘要： 先進的金属−窒化物−酸化物−シリコン(MNOS)複数回プログラム可能(MTP)メモリが提供される。一例では、装置は、2電界効果トランジスタ(2T電界FET)金属−窒化物−酸化物−シリコン(MNOS)MTPメモリを含む。2T電界FET MNOS MTPメモリは、ウェル上に形成され、第1および第2のトランジスタのそれぞれのゲートをウェルから分離する層間誘電体(ILD)酸化物領域を含むことができる。第1および第2のトランジスタのそれぞれのゲートの間に制御ゲートが配置され、制御ゲートの金属部分とILD酸化物領域の一部分との間にシリコン−窒化物−酸化物(SiN)領域が配置される。

公开(公告)号：JPWO2016157393A1

公开(公告)日：2017-06-01

申请号：JP2017508910

申请日：2015-03-30

申请人： ルネサスエレクトロニクス株式会社

发明人： 竜善 三原 ,  竜善 三原

IPC分类号： H01L29/788 ,  H01L21/336 ,  H01L27/115 ,  H01L29/792

CPC分类号： H01L29/42344 ,  H01L21/02233 ,  H01L21/28282 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/3213 ,  H01L27/11568 ,  H01L27/1157 ,  H01L29/0684 ,  H01L29/4238 ,  H01L29/66833 ,  H01L29/792

摘要： 半導体基板(1)は、領域(AR1)と領域(AR2)との間の領域(AR3)を含み、制御ゲート電極(CG)は、領域(AR1)の上面(TS1)上に形成され、メモリゲート電極(MG)は、領域(AR2)の上面(TS2)上に形成されている。上面(TS2)は、上面(TS1)よりも低く、領域(AR3)は、上面(TS1)と上面(TS2)とを接続する接続面(TS3)を有する。接続面(TS3)の上面(TS2)側の端部(EP1)は、接続面(TS3)の上面(TS1)側の端部(EP2)に対してメモリゲート電極(MG)側に配置され、かつ、端部(EP2)よりも下方に配置されている。

公开(公告)号：JP6137581B2

公开(公告)日：2017-05-31

申请号：JP2016500251

申请日：2014-02-13

申请人： インテル・コーポレーション

发明人： シムセク−エゲ、ファトゥマ エー. ,  パラット、クリシュナ ケー.

IPC分类号： H01L29/788 ,  H01L21/336 ,  H01L29/792 ,  H01L27/115

CPC分类号： H01L21/3088 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/3086 ,  H01L21/32134 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/4933 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/7889 ,  H01L29/792 ,  H01L29/7926

公开(公告)号：JP2017045860A

公开(公告)日：2017-03-02

申请号：JP2015167218

申请日：2015-08-26

申请人： ルネサスエレクトロニクス株式会社

发明人： 山下 朋弘

IPC分类号： H01L29/788 ,  H01L29/792 ,  H01L27/10 ,  H01L27/115 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/28 ,  H01L29/417 ,  H01L21/336

CPC分类号： H01L27/11521 ,  H01L21/28282 ,  H01L21/823431 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/1211 ,  H01L29/41791 ,  H01L29/42344 ,  H01L29/42376 ,  H01L29/66795 ,  H01L29/66833 ,  H01L29/7855 ,  H01L29/792

摘要： 【課題】半導体装置の性能を向上させる。 【解決手段】半導体装置は、半導体基板1の一部分であって、半導体基板1の主面1aから突出して、第1方向に幅を有して第2方向に延在するフィンFAと、フィンFA上に、ゲート絶縁膜GItを介して配置され、第1方向に延在する制御ゲート電極CGと、フィンFA上に、ゲート絶縁膜GImを介して配置され、第1方向に延在するメモリゲート電極MGと、を有する。そして、ゲート絶縁膜GItよりも膜厚の厚いゲート絶縁膜GImが介在してメモリゲート電極MGが配置された領域のフィンFAの幅WM1は、ゲート絶縁膜GItが介在して制御ゲート電極CGが配置された領域のフィンFAの幅WC1よりも狭い。 【選択図】図4

摘要翻译： 提高半导体器件的性能。 一种半导体器件，是半导体衬底1的一部分，和从半导体衬底1的主面1a突出，并且在FA的第二方向上延伸的散热片具有在第一方向上的宽度，所述翅片FA 以上所述，通过设置栅极绝缘膜GIT，并且在第一方向上延伸，在所述鳍FA的控制栅电极CG设置成穿过栅绝缘膜GIM，在第一方向上延伸的存储栅 它有一个电极MG，。 然后，MG被布置在鳍FA区域存储器栅电极的栅绝缘膜夹宽度厚栅绝缘膜GIM厚度大于GIT WM1，栅极绝缘膜GIT存在要介导的控制栅电极CG 比翅片FA放置区域的宽度WC1窄。 点域4