公开(公告)号：JP2018170332A

公开(公告)日：2018-11-01

申请号：JP2017064970

申请日：2017-03-29

申请人： 旭化成エレクトロニクス株式会社

发明人： 藤井 俊太朗

IPC分类号： H01L29/78 ,  H01L21/265 ,  H01L21/324 ,  H01L21/316 ,  H01L21/336

CPC分类号： H01L29/1041 ,  H01L21/2253 ,  H01L21/26513 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/324 ,  H01L21/74 ,  H01L29/1083 ,  H01L29/167 ,  H01L29/42376 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66537 ,  H01L29/66575

摘要： 【課題】絶縁ゲート型電界効果トランジスタの1/fノイズを低減する。 【解決手段】半導体装置1は、半導体基板2の表層部に設けられたウエル領域5と、ウエル領域5の表層部に互に離間して配置されたソース領域14S及びドレイン領域15Dと、ソース領域14Sとドレイン領域15Dとの間に設けられたチャネル領域6と、チャネル領域6上にゲート絶縁膜7を介して設けられたゲート電極8とを備えている。そして、ゲート電極8のゲート長は1.5μm未満であり、チャネル領域6はチャネル不純物としてインジウムを含み、チャネル領域6の表面とチャネル不純物の濃度ピーク位置との距離は20nm以上70nm以下であり、チャネル不純物の濃度は、チャネル不純物の濃度ピーク位置からチャネル領域の表面に向かうにつれて徐々に減少する。 【選択図】図1

公开(公告)号：JP6364295B2

公开(公告)日：2018-07-25

申请号：JP2014192478

申请日：2014-09-22

申请人： ルネサスエレクトロニクス株式会社

发明人： 濱屋 隆 ,  津金 秀明 ,  鈴木 秀典

IPC分类号： C23C14/34 ,  C23C14/14 ,  H01L21/28 ,  H01L21/768 ,  H01L21/285

CPC分类号： H01J37/3447 ,  H01J37/3405 ,  H01L21/28052 ,  H01L21/823814 ,  H01L29/49 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7833

公开(公告)号：JP6363895B2

公开(公告)日：2018-07-25

申请号：JP2014141814

申请日：2014-07-09

申请人： ルネサスエレクトロニクス株式会社

发明人： 山本 芳樹

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/336 ,  H01L29/786

CPC分类号： H01L29/4933 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0607 ,  H01L29/4908 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/78621 ,  H01L29/78654

公开(公告)号：JP6345023B2

公开(公告)日：2018-06-20

申请号：JP2014157316

申请日：2014-08-01

申请人： 株式会社半導体エネルギー研究所

发明人： 遠藤 佑太 ,  野田 耕生 ,  佐藤 優一

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L21/02554 ,  H01L21/02565 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/31155 ,  H01L21/461 ,  H01L21/823437 ,  H01L21/823857 ,  H01L29/0653 ,  H01L29/4908 ,  H01L29/4933 ,  H01L29/6659 ,  H01L29/66969 ,  H01L29/78603 ,  H01L29/78606 ,  H01L29/7869 ,  H01L29/78696

公开(公告)号：JP6267706B2

公开(公告)日：2018-01-24

申请号：JP2015527088

申请日：2013-07-16

申请人： 株式会社日立製作所

发明人： 毛利 友紀 ,  峰 利之 ,  三木 浩史 ,  松村 三江子 ,  濱村 浩孝

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L29/7802 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/4925 ,  H01L29/4933 ,  H01L29/66068

公开(公告)号：JP6121350B2

公开(公告)日：2017-04-26

申请号：JP2014047168

申请日：2014-03-11

申请人： マイクロソフト テクノロジー ライセンシング,エルエルシー ,  マイクロソフト テクノロジー ライセンシング,エルエルシー

发明人： 俊敬 宮田 ,  俊敬 宮田

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/423 ,  H01L29/49

CPC分类号： H01L21/31111 ,  H01L21/28035 ,  H01L21/28052 ,  H01L21/28158 ,  H01L29/42364 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4916 ,  H01L29/4933 ,  H01L29/4983 ,  H01L29/512 ,  H01L29/517 ,  H01L29/66484 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66598 ,  H01L29/7831 ,  H01L29/7833

公开(公告)号：JP5834520B2

公开(公告)日：2015-12-24

申请号：JP2011133564

申请日：2011-06-15

申请人： 富士通セミコンダクター株式会社

发明人： 佐藤 成生 ,  助川 孝江

IPC分类号： H01L29/78 ,  H01L29/41 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/78 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665

公开(公告)号：JP5367955B2

公开(公告)日：2013-12-11

申请号：JP2007135909

申请日：2007-05-22

申请人： 三星電子株式会社Samsung Electronics Co.,Ltd.

发明人： 哲嗣 上野 ,  化成 李 ,  浩 李

IPC分类号： H01L21/8238 ,  H01L21/336 ,  H01L21/768 ,  H01L27/092 ,  H01L29/78

CPC分类号： H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7848

摘要： A semiconductor device with improved transistor operating and flicker noise characteristics includes a substrate, an analog NMOS transistor and a compressively-strained-channel analog PMOS transistor disposed on the substrate. The device also includes a first etch stop liner (ESL) and a second ESL which respectively cover the NMOS transistor and the PMOS transistor. The relative measurement of flicker noise power of the NMOS and PMOS transistors to flicker noise power of reference unstrained-channel analog NMOS and PMOS transistors at a frequency of 500 Hz is less than 1.

公开(公告)号：JP5237316B2

公开(公告)日：2013-07-17

申请号：JP2010039975

申请日：2010-02-25

申请人： アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies, Inc. ,  アドバンスト・アナロジック・テクノロジーズ(ホンコン)・リミテッドAdvanced Analogic Technologies (Hong Kong) Limited

发明人： ウィリアムズ、リチャード・ケイ ,  コーネル、マイケル・イー ,  チャン、ワイ・シェン

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/45 ,  H01L29/49

CPC分类号： H01L29/66734 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4925 ,  H01L29/4933 ,  H01L29/4941 ,  H01L29/7813

摘要： Power MOSFET's and fabrication processes for power MOSFET's use a continuous conductive gate structure within trenches to avoid device topology problems caused when a gate bus extends above a substrate. The conductive gate structure forms trench gates in an active device region and forms a gate bus in a gate bus trench. The gate bus trench connects to device trenches and can be wide to facilitate forming a contact to the gate bus. The device trenches can be narrow to maximize device density. The gate bus and/or gates contain a metal/silicide to reduce resistance, and polysilicon surrounds the metal/silicide to prevent metal atoms from penetrating the gate oxide layers. A CMP process can planarize the conductive gate structure and/or overlying insulating layers. The processes are compatible with forming self-aligned or conventional contacts in the active device region.

公开(公告)号：JP2013102219A

公开(公告)日：2013-05-23

申请号：JP2013018318

申请日：2013-02-01

申请人： Samsung Electronics Co Ltd ,  三星電子株式会社Samsung Electronics Co.,Ltd.

发明人： LEE BYUNG HAK ,  LIM DONG-CHAN ,  CHOE GIL-HYON ,  PARK HEE-SOOK

IPC分类号： H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L21/28061 ,  H01L27/10873 ,  H01L27/10891 ,  H01L29/4933 ,  H01L29/78

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device having a polymetal gate electrode comprising a barrier film formed from a TiN film and a buffer layer, and to provide a manufacturing method for the semiconductor device.SOLUTION: A semiconductor device comprises: a gate insulating film formed on a semiconductor substrate; and a polymetal gate electrode including a conductive polysilicon film, a first metal silicide film, a barrier film, and a metal film which are laminated on the gate insulating film in order from the semiconductor substrate side. The barrier film comprises: a TiN film formed on the first metal silicide film; and a buffer layer provided between the TiN film and the metal film.

摘要翻译： 解决的问题：提供一种半导体器件，其具有包括由TiN膜和缓冲层形成的阻挡膜的多金属栅电极，并提供半导体器件的制造方法。 解决方案：半导体器件包括：形成在半导体衬底上的栅绝缘膜; 以及包含导电多晶硅膜，第一金属硅化物膜，阻挡膜和金属膜的多金属栅极电极，其从半导体衬底侧开始依次层压在栅极绝缘膜上。 阻挡膜包括：形成在第一金属硅化物膜上的TiN膜; 以及设置在TiN膜和金属膜之间的缓冲层。 版权所有（C）2013，JPO＆INPIT