公开(公告)号：JP6327321B2

公开(公告)日：2018-05-23

申请号：JP2016223544

申请日：2016-11-16

Applicant: 富士ゼロックス株式会社

Inventor： 村上 朱実 ,  早川 純一朗 ,  中山 秀生 ,  大塚 勤

IPC: H01S5/42 ,  H04B10/077 ,  H04B10/50 ,  H01S5/0683

公开(公告)号：JP6327320B2

公开(公告)日：2018-05-23

申请号：JP2016223543

申请日：2016-11-16

Applicant: 富士ゼロックス株式会社

Inventor： 村上 朱実 ,  早川 純一朗 ,  中山 秀生 ,  大塚 勤

IPC: H04B10/50 ,  H04B10/077 ,  H01S5/0683

CPC classification number: H04B10/07 ,  H01S5/0021 ,  H01S5/02248 ,  H01S5/02276 ,  H01S5/02296 ,  H01S5/026 ,  H01S5/0282 ,  H01S5/0625 ,  H01S5/0683 ,  H01S5/18311 ,  H01S5/34313 ,  H01S5/423 ,  H01S2301/176 ,  H01S2304/04 ,  H04B10/2507 ,  H04B10/50 ,  H04B10/66 ,  H04B10/801 ,  H04B2210/07 ,  H04L7/0075

公开(公告)号：JP2018007959A

公开(公告)日：2018-01-18

申请号：JP2016140622

申请日：2016-07-15

Applicant: 富士ゼロックス株式会社

Inventor： 大塚 勤 ,  須田 信吾 ,  逆井 一宏 ,  赤松 学

IPC: A61B5/0285 ,  A61B5/1455 ,  A61B5/026

CPC classification number: A61B5/0082 ,  A61B5/02 ,  A61B5/0261 ,  A61B5/6844 ,  A61B5/74 ,  A61B2560/0266

Abstract: 【課題】生体情報の測定停止時における測定装置の操作性を向上させる。 【解決手段】生体情報測定装置10は、光を照射する発光素子1Aと、光を受光する受光素子3と、受光素子3で受光した光の周波数分布を検出する検出部20と、検出部20で検出した周波数分布を用いて生体情報を測定している期間中に、検出した周波数成分に光が生体を照射した際に得られる特徴が含まれなくなった場合、生体情報の測定を停止させる制御を行う制御部12と、を備える。 【選択図】図1

公开(公告)号：JP2016058710A

公开(公告)日：2016-04-21

申请号：JP2015106148

申请日：2015-05-26

Applicant: 富士ゼロックス株式会社

Inventor： 大野 健一 ,  生駒 英之 ,  駒形 祥午 ,  村田 道昭 ,  大塚 勤

IPC: H01L21/301

CPC classification number: H01L21/3065 ,  H01L21/6836 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L29/0657

Abstract: 【課題】個片化後の半導体片の裏面の面積を、表面の面積よりも小さくできる半導体片の製造方法を提供する。 【解決手段】複数の発光素子100が形成された半導体基板Wの表面の切断領域に、異方性ドライエッチングで表面側の微細溝140を形成した後、基板裏面からバックグラインドにより基板を薄化させ、複数の半導体素子を半導体片に個片化する。微細溝140の形成途中で、微細溝140が、第1の溝部分と、当該第1の溝部分の下方に位置し、第1の溝部分の幅Saよりも広い幅Sbを有する第2の溝部分とを有するように、異方性ドライエッチングのエッチング条件を変更する工程を有する。 【選択図】図2

Abstract translation: 要解决的问题：提供一种半导体芯片制造方法，其能够将切割后的半导体芯片的背面的面积减小到比表面积小的半导体芯片的制造方法。半导体芯片的制造方法包括以下步骤： 在形成有多个发光元件100的半导体基板W的表面的切断区域上，通过各向异性干蚀刻在表面侧具有微细的槽140; 随后通过将多个半导体元件后研磨并切割成半导体芯片，使基板从基板的后表面变薄; 以及在形成细槽140的过程中改变各向异性干蚀刻的蚀刻条件，使得每个细槽140具有第一槽部和位于第一槽部下方并具有宽度Sb的第二槽部 比第一凹槽部分的宽度Sa宽。选择图：图2

公开(公告)号：JP5862819B1

公开(公告)日：2016-02-16

申请号：JP2015106148

申请日：2015-05-26

Applicant: 富士ゼロックス株式会社

Inventor： 大野 健一 ,  生駒 英之 ,  駒形 祥午 ,  村田 道昭 ,  大塚 勤

IPC: H01L21/301

CPC classification number: H01L21/3065 ,  H01L21/6836 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L29/0657

Abstract: 【課題】個片化後の半導体片の裏面の面積を、表面の面積よりも小さくできる半導体片の製造方法を提供する。 【解決手段】複数の発光素子100が形成された半導体基板Wの表面の切断領域に、異方性ドライエッチングで表面側の微細溝140を形成した後、基板裏面からバックグラインドにより基板を薄化させ、複数の半導体素子を半導体片に個片化する。微細溝140の形成途中で、微細溝140が、第1の溝部分と、当該第1の溝部分の下方に位置し、第1の溝部分の幅Saよりも広い幅Sbを有する第2の溝部分とを有するように、異方性ドライエッチングのエッチング条件を変更する工程を有する。 【選択図】図2

Abstract translation: 所述半导体片后的单片化的区域中的背表面上，提供一种制造半导体片的方法可以比该表面的面积小。 的多个半导体基板W的其中发光元件100的光被形成，从而形成通过各向异性干法蚀刻的微细槽140的表面侧之后的表面的切割区域，减薄通过背面研磨基板的背面基板 它是允许的，分割所述多个半导体片的半导体元件。 在中间，以形成具有宽度的Sb比第1槽部的宽度萨细槽140，细槽140包括第一槽部分，所述定位在所述第一槽部的下方，所述第二 以具有一个凹槽部分，其具有改变的各向异性干法蚀刻的蚀刻条件的步骤。 .The

公开(公告)号：JP5862733B1

公开(公告)日：2016-02-16

申请号：JP2014182137

申请日：2014-09-08

Applicant: 富士ゼロックス株式会社

Inventor： 橋本 隆寛 ,  大野 健一 ,  村田 道昭 ,  生駒 英之 ,  大塚 勤

IPC: B23K26/53 ,  H01L21/3065 ,  H01L21/301

CPC classification number: H01L21/78 ,  H01L21/30621 ,  H01L21/6836 ,  H01L33/0095 ,  H01L2221/68327 ,  H01L2221/68381

Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140を異方性ドライエッチングで形成する工程と、切断領域の微細溝140に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6

Abstract translation: 本发明提供一种用于制造能够缩小切割宽度比传统的半导体元件的方法。 一种用于沿切割区域的细槽140的制造半导体片，从所述基材的表面，形成通过各向异性干法蚀刻沿切割区域的细槽140的表面侧，在基板的方法 内部通过在衬底上形成沿切割区域照射激光，例如改性区域320的步骤，330，应力施加到基底上，将半导体片的基材沿切割区的步骤 配备了。 点域6

公开(公告)号：JP5817905B1

公开(公告)日：2015-11-18

申请号：JP2014253227

申请日：2014-12-15

Applicant: 富士ゼロックス株式会社

Inventor： 大野 健一 ,  村田 道昭 ,  大塚 勤

IPC: H01L21/3065 ,  H01L21/301

CPC classification number: H01L21/3043 ,  H01L21/268 ,  H01L21/3065 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002

Abstract: 【課題】カメラ等の検知手段で基板表面側のパターンを検知することなしに切削部材の位置決めができる半導体片の製造方法を提供する。 【解決手段】半導体片の製造方法は、基板の表面から、当該基板の切断領域に沿う表面側の溝と、当該表面側の溝に沿って当該基板の裏面から切削する切削部材の位置決め用の印として、当該表面側の溝よりも深い深さのアライメント用溝(凹部)とを形成する工程と、前記基板の裏面から、アライメント用溝には達するが表面側の溝には達しないように基板をの厚みを薄くする工程と、基板の裏面に露出したアライメント用溝を位置決め用の印として、基板の裏面から切削部材の位置決めを行う工程と、位置決めされた切削部材で基板の裏面側から表面側の溝に向けて切削する工程とを備える。 【選択図】図1

Abstract translation: 通过检测装置诸如照相机一种用于制造半导体片可被定位在所述切割构件而不检测在基板表面侧的图案提供的方法的。 用于切割所述基板的后表面的用于制造半导体片，从所述基材的表面的方法，和在沿所述基板的切割区域中的表面侧的槽，沿所述切割构件的定位的表面侧的槽 作为一个标志，从而形成从所述衬底的背面比所述槽（凹部）较深的对准槽的表面侧的步骤，因为它到达对准凹槽不达到在表面侧的槽 减小衬底的厚度的步骤，所述对准槽暴露的衬底作为用于定位的标志的后表面上，用于在切割构件定位在所述切割构件从基板的背面定位，从基板的背面侧的步骤 并朝向上表面侧的槽切削的工序。 点域1

公开(公告)号：JP5790836B2

公开(公告)日：2015-10-07

申请号：JP2014109184

申请日：2014-05-27

Applicant: 富士ゼロックス株式会社

Inventor： 皆見 健史 ,  手塚 弘明 ,  村田 道昭 ,  山崎 憲二 ,  大塚 勤

IPC: H01L21/301

CPC classification number: H01L21/78 ,  B23D65/00 ,  B28D5/0011 ,  B28D5/022 ,  H01L21/3043 ,  H01L33/0095

公开(公告)号：JP5773049B1

公开(公告)日：2015-09-02

申请号：JP2014227664

申请日：2014-11-10

Applicant: 富士ゼロックス株式会社

Inventor： 皆見 健史 ,  村田 道昭 ,  山崎 憲二 ,  大塚 勤

IPC: B24B27/06 ,  H01L21/301

Abstract: 【課題】使用予定の切削部材が、頂部の領域で最大応力を与えて段差部を破損させる先細り度合の先端形状を有する場合であっても段差部の破損を抑制できる半導体片の製造方法を提供する。 【解決手段】半導体片の製造方法は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、前記表面側の溝の幅よりも厚みが厚い回転する切削部材で、前記表面側の溝に通じる裏面側の溝を形成し、前記表面側の溝の幅と前記裏面側の溝の幅との差により形成される段差部を有する半導体片に個片化する工程と、前記裏面側の溝を形成するより前に前記切削部材の先端部を予め加工する加工工程であって、頂部の領域で最大応力を与えて前記段差部を破損させる先細り度合を有する切削部材の先細り度合を小さくすることで、当該頂部の領域で最大応力を与えて前記段差部を破損させない先細りの度合に加工する加工工程とを備える。 【選択図】図22

Abstract translation: 预定切断构件的用途，提供一种制造半导体片损坏即使在具有尖端形状的锥形度损坏台阶部分产生最大应力在顶点的区域的情况下台阶部的方法，可以抑制 到。 一种用于在基板的表面上制造半导体片，形成在表面侧的槽的方法，所述基板的背面，所述切割构件旋转的厚度比前侧的槽的宽度大，则 形成导致在表面侧的槽的槽的后表面侧，单片化具有由宽度的宽度和前侧的槽的槽的背面之间的差形成的台阶部分的半导体片的步骤， 的预处理的切割构件的远侧部分之前在背面侧形成的槽的处理步骤的，锥形的具有锥形度，得到最大应力在顶部腐败台阶部分的区域中切割构件 通过减少的程度，和处理锥度不会损坏所述台阶部产生最大应力在顶点的区域的程度的处理步骤。 .The 22