-
公开(公告)号：JP2019114675A
公开(公告)日：2019-07-11
申请号：JP2017247511
申请日：2017-12-25
Applicant: ルネサスエレクトロニクス株式会社
Abstract: 【課題】半導体装置の性能を向上させる。 【解決手段】半導体装置は、第1回路を備える半導体チップと、半導体チップが搭載される配線基板SUB1とを有する。配線基板SUB1は、半導体チップに入力される入力信号が伝送される複数の配線(入力信号配線)Rw、半導体チップから出力される出力信号が伝送される複数の配線(出力信号配線)Tw、および基準電位が供給される複数の導体プレーン2PLを備える。配線の延在方向に対して直交する方向における配線の断面積を、配線断面積と定義すると、複数の配線Rwのそれぞれの配線断面積は、複数の配線Twのそれぞれの配線断面積より小さい。また、配線基板SUB1の厚さ方向において、複数の配線Rwのそれぞれは、基準電位が供給される複数の導体プレーン2PS2、2PS4に挟まれ、かつ、複数の配線Twと複数の配線Rwとの間には基準電位が供給される導体プレーン2PS4が配置される。 【選択図】図12
-
公开(公告)号：JP6785649B2
公开(公告)日：2020-11-18
申请号：JP2016254120
申请日：2016-12-27
Applicant: ルネサスエレクトロニクス株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18 , H01L23/12 , H04L25/03 , H03K19/0175 , H04B3/32
-
公开(公告)号：JP2018107704A
公开(公告)日：2018-07-05
申请号：JP2016254120
申请日：2016-12-27
Applicant: ルネサスエレクトロニクス株式会社
IPC: H01L25/065 , H01L25/07 , H01L25/18 , H01L23/12 , H04L25/03 , H03K19/0175 , H04B3/32
CPC classification number: H03H11/28 , H01L23/49816 , H01L23/49827 , H01L23/49833 , H01L23/49894 , H01L23/50 , H01L23/5386 , H01L23/64 , H01L23/647 , H01L25/18
Abstract: 【課題】クロストークによる影響を抑制することが可能な安価な半導体装置を提供する。 【解決手段】半導体装置は、有機インターポーザに配置された信号配線LLと、信号配線の第1端部LN1に接続され、第1端部LN1に伝達された波形に対し逆相の反射波を発生するように、インピーダンスが設定され、周期的にデータを出力する出力回路OBFと、信号配線LLの第2端部LN2に接続され、第2端部LN2に伝達された波形に対し同相の反射波を発生するように、インピーダンスが設定された入力回路IBFとを備え、信号配線の平均遅延が、データの周期の半分に対して2以上の整数分の1となるように設定され、有機インターポーザに配置された他の信号配線における信号の遅延の最大値と最小値の差が、平均遅延以下となるように設定されている。 【選択図】図1
-
公开(公告)号：JP2016139659A
公开(公告)日：2016-08-04
申请号：JP2015012482
申请日：2015-01-26
Applicant: ルネサスエレクトロニクス株式会社
CPC classification number: H01L25/0655 , H01L23/147 , H01L23/49811 , H01L23/49827 , H01L23/49838 , H01L23/5226 , H01L23/528 , H01L25/18 , H01L2224/0401 , H01L2224/13022 , H01L2224/16227 , H01L2224/16235 , H01L2225/06506 , H01L2225/0651 , H01L2225/06555 , H01L23/49816 , H01L24/13 , H01L24/16 , H01L2924/1431 , H01L2924/1434 , H01L2924/15192 , H01L2924/15311 , H01L2924/157 , H01L2924/3025
Abstract: 【課題】半導体チップ間を接続するインタポーザの信号伝送の信頼性を向上させる。 【解決手段】インタポーザ20Aの第1配線層に設けられた信号用配線22DQ1の両隣には、基準電位用配線22VS1および基準電位用配線22VS2が設けられている。また、インタポーザ20Aの第2配線層に設けられた信号用配線22DQ2の両隣には、基準電位用配線22VS3および基準電位用配線22VS4が設けられている。また、信号用配線22DQ1と信号用配線22DQ2とは、平面視において互いに交差し、その交差部の周辺で、第1配線層の基準電位用配線22VS1、22VS2と第2配線層の基準電位用配線22VS3、22VS4とが互いに接続されている。 【選択図】図8
Abstract translation: 要解决的问题：提高连接半导体芯片的插入器的信号传输的可靠性。解决方案：半导体器件包括：设置在设置在第一布线层中的信号布线22DQ1的两侧的参考电位布线22VS1和参考电位布线22VS2 插入器20A; 以及设置在设置在插入件20A的第二布线层中的信号布线22SQ2的两侧上的参考电位布线22VS3和参考电位布线22VS4。 信号线22DQ1和信号线22SQ2在平面图中彼此交叉，并且在交叉部分周围，连接第一布线层的基准电位布线22VS1,22VS2和基准电位布线22VS3,22VS4。图示：图8
-
-
Patent Agency Ranking
公开(公告)号：JP2020150192A
公开(公告)日：2020-09-17
申请号：JP2019048036
申请日：2019-03-15
Applicant: ルネサスエレクトロニクス株式会社
Abstract: 【課題】電子装置の性能を向上させる。 【解決手段】電子装置は、第1配線部の互いに反対側に搭載される第1および第2半導体部品と、第1半導体部品(ロジックチップLC1)を封止する封止体MRと、を有する。封止体MRには、第1半導体部品または第2半導体部品と電気的に接続される複数の貫通導体が形成される。平面視において、封止体MRは、第1半導体部品が配置された領域R1と、封止体MRの上面MRtの周縁部側に位置する領域R2と、領域R2と領域R1の間にある領域R3と、領域R2と領域R3の間にある領域R4と、を有する。領域R2には最も多くの貫通導体TVが配置される。領域R3には、領域R4より多くの貫通導体TVが配置される。 【選択図】図5
-
公开(公告)号：JP2017139484A
公开(公告)日：2017-08-10
申请号：JP2017073502
申请日：2017-04-03
Applicant: ルネサスエレクトロニクス株式会社
Abstract: 【課題】同一の基板に複数の半導体チップを実装した半導体装置を実現するためには、面積のより広い基板が必要となる。基板の厚さの増大を抑えつつ面積を増大させると、半導体装置としての反りや歪みが発生しやすくなる。半導体装置に反りや歪みが発生すると、配線基板上への実装が困難になったり、不可能になったりする。 【解決手段】2つの半導体チップを基板の同一対角線上に実装し、そのうち一方の半導体チップを基板の2本の対角線の交点上に実装することで、半導体装置の反りを抑制することが出来る。 【選択図】図1B
-
公开(公告)号：JP6150375B2
公开(公告)日：2017-06-21
申请号：JP2012267653
申请日：2012-12-06
Applicant: ルネサスエレクトロニクス株式会社
CPC classification number: H01L25/0655 , H01L23/02 , H01L23/04 , H01L23/28 , H01L23/498 , H01L23/562 , H01L24/33 , H01L2224/16225 , H01L2224/32225 , H01L2224/3224 , H01L2224/32245 , H01L2224/73204 , H01L2224/73253 , H01L2224/92125 , H01L23/055 , H01L23/49816 , H01L2924/1015 , H01L2924/12042 , H01L2924/15311 , H01L2924/16152 , H01L2924/16251 , H01L2924/167 , H01L2924/19041 , H01L2924/19043 , H01L2924/19105 , H01L2924/19106 , H01L2924/3511
-
公开(公告)号：JP2019075442A
公开(公告)日：2019-05-16
申请号：JP2017199633
申请日：2017-10-13
Applicant: ルネサスエレクトロニクス株式会社
Abstract: 【課題】半導体装置の性能を向上させる。 【解決手段】半導体装置は、半導体チップが搭載される配線基板20を有する。配線基板20の配線層WL1は、平面視において、X方向に延びる主配線部2wv1、およびY方向に延びる複数の副配線部2wv2を有し、かつ、電源電位が供給される配線2wvを有する。また、配線層WL1は、平面視において、X方向に延びる主配線部2wg1、およびY方向に延びる複数の副配線部2wg2を有し、かつ、基準電位が供給される配線2wgを有する。複数の副配線部2wv2および複数の副配線部2wg2のそれぞれは、端部2we1および端部2we1の反対側の端部2we2を有し、かつ、主配線部2wg1と主配線部2wv1との間において、X方向に沿って交互に配列される。また、端部2we1および端部2we2のそれぞれには、ビア配線2vv、2vgが接続される。 【選択図】図9
-
公开(公告)号：JP6429647B2
公开(公告)日：2018-11-28
申请号：JP2015012482
申请日：2015-01-26
Applicant: ルネサスエレクトロニクス株式会社
CPC classification number: H01L25/0655 , H01L23/147 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L23/5226 , H01L23/528 , H01L24/13 , H01L24/16 , H01L25/18 , H01L2224/0401 , H01L2224/13022 , H01L2224/16227 , H01L2224/16235 , H01L2225/06506 , H01L2225/0651 , H01L2225/06555 , H01L2924/1431 , H01L2924/1434 , H01L2924/15192 , H01L2924/15311 , H01L2924/157 , H01L2924/3025 , H01L2924/0002 , H01L2924/00
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.021 seconds)
