-
公开(公告)号:JP6435556B2
公开(公告)日:2018-12-12
申请号:JP2016565093
申请日:2014-12-19
申请人: インテル アイピー コーポレーション
发明人: ゲイッスラー、クリスチャン , セイデマン、ジョージ , レイングルバー、クラウス
IPC分类号: H01L25/07 , H01L25/18 , H01L21/56 , H01L23/12 , H01L23/14 , H01L23/29 , H01L23/31 , H01L25/00 , H05K1/18 , H05K3/46 , H01L25/065
CPC分类号: H01L23/49827 , H01L23/48 , H01L23/49811 , H01L23/528 , H01L23/5384 , H01L23/5389 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L25/065 , H01L25/16 , H01L25/18 , H01L2224/131 , H01L2224/13147 , H01L2224/16227 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81203 , H01L2224/81207 , H01L2224/81815 , H01L2224/83851 , H01L2224/92125 , H01L2225/06517 , H01L2225/06572 , H01L2924/10253 , H01L2924/1421 , H01L2924/1433 , H01L2924/1434 , H01L2924/1461 , H01L2924/15174 , H01L2924/15184 , H01L2924/15192 , H01L2924/15311 , H01L2924/19011 , H01L2924/19106 , H01L2924/014 , H01L2924/00014
-
公开(公告)号:JP2018142663A
公开(公告)日:2018-09-13
申请号:JP2017037145
申请日:2017-02-28
申请人: 富士通株式会社
发明人: 宮原 昭一
IPC分类号: H01L25/07 , H01L25/18 , H01L25/065
CPC分类号: H01L25/0657 , H01L24/16 , H01L24/81 , H01L25/18 , H01L25/50 , H01L2224/16013 , H01L2224/16014 , H01L2224/16148 , H01L2224/81125 , H01L2224/81127 , H01L2224/81193 , H01L2225/06513 , H01L2225/06593 , H01L2924/1432 , H01L2924/1434
摘要: 【課題】接続する電子部品間の位置ずれ許容量を増大し、接続不良の発生を抑える。 【解決手段】電子回路装置1は、面10aに第1ピッチP1で設けられた端子11群を有する電子部品10と、電子部品10の面10aに対向する面20aにピッチP2で設けられた端子21群を有する電子部品20とを含む。端子21群のピッチP2を、端子11群のピッチP1よりも大きくし、位置ずれが生じても、各端子21に少なくとも1つの端子11が接続されるようにすることで、電子部品10と電子部品20との間の位置ずれ許容量を増大させ、接続不良の発生を抑える。 【選択図】図3
-
公开(公告)号:JP2018092690A
公开(公告)日:2018-06-14
申请号:JP2016232846
申请日:2016-11-30
申请人: ルネサスエレクトロニクス株式会社
发明人: 佐藤 創
IPC分类号: G11C5/00 , G11C11/401 , G01R31/28 , G11C29/12
CPC分类号: G11C29/18 , G06F13/1673 , G11C11/4076 , G11C11/408 , G11C11/4093 , G11C29/1201 , G11C29/26 , G11C29/32 , G11C29/48 , G11C2029/0401 , H01L24/13 , H01L24/16 , H01L24/17 , H01L25/0652 , H01L25/0657 , H01L25/18 , H01L2224/13025 , H01L2224/16146 , H01L2224/16225 , H01L2224/16227 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06565 , H01L2225/06586 , H01L2225/06596 , H01L2924/1431 , H01L2924/1434 , H01L2924/1436 , H01L2924/15192 , H01L2924/15311
摘要: 【課題】簡易な方式でメモリチップにアクセスしてテストすることが可能な半導体装置を提供する。 【解決手段】複数のチップを共通のパッケージ内に搭載する半導体装置1において、所定の機能を有するロジックチップPUと、ロジックチップと接続され、データを記憶するメモリチップMDとを備える。メモリチップは、メモリチップの動作試験を行うメモリチップ試験回路と、メモリチップ試験回路と、パッケージの外部に設けられたシリアルバスとの間でデータの授受を実行するためのシリアルバスインタフェース回路SIFとを含む。 【選択図】図1
-
公开(公告)号:JP2018081488A
公开(公告)日:2018-05-24
申请号:JP2016223292
申请日:2016-11-16
申请人: キヤノン株式会社
CPC分类号: H01L25/0657 , G06T1/20 , G11C5/04 , G11C5/14 , G11C7/04 , H01L25/105 , H01L2224/16227 , H01L2225/1023 , H01L2225/1058 , H01L2924/1434 , H01L2924/15311 , H01L2924/15331
摘要: 【課題】処理能力を確保しつつ温度上昇を抑制することが可能な画像処理装置を提供する。 【解決手段】画像処理装置は、基板上に配置され、画像データの処理を行う集積回路チップと、基板上に集積回路チップと隣接して配置され、集積回路チップと接続された第1のメモリチップと、集積回路チップに積層され、集積回路チップと接続された第2のメモリチップとを備え、集積回路チップは、第1のメモリチップを動作させかつ第2のメモリチップの動作を制限する第1の動作モードと、第1のメモリチップおよび第2のメモリチップを動作させる第2の動作モードとを含む複数の動作モードのいずれかを、処理の内容に応じて設定することを特徴とする。 【選択図】図2
-
公开(公告)号:JP6309643B2
公开(公告)日:2018-04-11
申请号:JP2016550864
申请日:2015-02-12
申请人: クアルコム,インコーポレイテッド
IPC分类号: H01L25/18 , H01L25/065 , H01L25/07 , H01L25/04
CPC分类号: H01L25/0652 , H01L21/486 , H01L21/568 , H01L23/481 , H01L23/49816 , H01L23/5389 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/73 , H01L24/81 , H01L24/96 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/05572 , H01L2224/06181 , H01L2224/12105 , H01L2224/131 , H01L2224/16145 , H01L2224/16146 , H01L2224/24137 , H01L2224/73259 , H01L2224/81005 , H01L2224/92224 , H01L2225/06524 , H01L2225/06541 , H01L2924/14335 , H01L2924/1434 , H01L2924/15311 , H01L2924/18161 , H01L2924/18162 , H01L2924/014
-
公开(公告)号:JP6291555B2
公开(公告)日:2018-03-14
申请号:JP2016207566
申请日:2016-10-24
申请人: テッセラ,インコーポレイテッド
发明人: 佐藤 広陽 , カン,テッキュ , ハーバ,ベルガセム , オズボーン,フィリップ・アール , ワン,ウェイ‐シュン , チャウ,エリス , モハメッド,イリヤス , 益田 憲仁 , 佐久間 和男 , 橋本 聖昭 , 黒澤 稲太郎 , 菊地 智幸
CPC分类号: H01L24/48 , H01L21/56 , H01L23/13 , H01L23/3107 , H01L23/3128 , H01L23/4952 , H01L23/49811 , H01L23/5389 , H01L24/16 , H01L24/45 , H01L24/49 , H01L24/73 , H01L25/043 , H01L25/0657 , H01L25/105 , H01L25/16 , H01L27/14618 , H01L27/14625 , H01L2224/05599 , H01L2224/16145 , H01L2224/16225 , H01L2224/1713 , H01L2224/17179 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/45101 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/45155 , H01L2224/48091 , H01L2224/48106 , H01L2224/48145 , H01L2224/48227 , H01L2224/4824 , H01L2224/48245 , H01L2224/48247 , H01L2224/48455 , H01L2224/48464 , H01L2224/49105 , H01L2224/49171 , H01L2224/73204 , H01L2224/73207 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06565 , H01L2225/06568 , H01L2225/1023 , H01L2225/1035 , H01L2225/1041 , H01L2225/1052 , H01L2225/1058 , H01L2225/107 , H01L2924/00011 , H01L2924/00012 , H01L2924/00014 , H01L2924/01049 , H01L2924/01087 , H01L2924/014 , H01L2924/12042 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/1815 , H01L2924/18165 , H01L2924/19107 , H01L2924/00
-
公开(公告)号:JP2018503242A
公开(公告)日:2018-02-01
申请号:JP2017526969
申请日:2015-11-19
IPC分类号: H01L21/66 , G01N21/956
CPC分类号: H01L22/12 , G06F17/5081 , G06F2217/12 , G06T7/0004 , G06T2207/30148 , H01L21/568 , H01L21/768 , H01L21/78 , H01L23/544 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/19 , H01L24/20 , H01L24/27 , H01L24/29 , H01L24/73 , H01L24/96 , H01L2223/54426 , H01L2223/54453 , H01L2223/54486 , H01L2224/0231 , H01L2224/04105 , H01L2224/0508 , H01L2224/12105 , H01L2224/211 , H01L2224/221 , H01L2224/29006 , H01L2224/73153 , H01L2224/73253 , H01L2224/73267 , H01L2224/94 , H01L2224/96 , H01L2924/141 , H01L2924/1433 , H01L2924/14335 , H01L2924/1434 , H01L2224/27 , H01L2224/19 , H01L2224/11 , H01L2224/03
摘要: 複数の特有の半導体パッケージのための自動光学検査(AOI)の方法は、再構成ウェハとして形成された複数の半導体ダイを準備することを含むことがあり得る。複数のユニット固有パターンが、複数の半導体ダイのうちの1つずつの上にユニット固有パターンを形成することにより形成されることが可能となり、このユニット固有パターンのうちの1つずつがその対応する半導体ダイに合うようにカスタマイズされる。複数の画像は、複数のユニット固有パターンのうちの1つずつに対する画像を獲得することにより獲得され得る。複数の特有の参照標準が複数のユニット固有パターンのうちの1つずつに対して特有の参照標準を作成することにより作成され得る。欠陥は、複数の特有の参照標準のうちの1つを複数のユニット固有パターンのうちの1つずつに対する複数の画像のうちの対応する1つと比較することにより複数のユニット固有パターンの中で検出され得る。
-
公开(公告)号:JP2018011049A
公开(公告)日:2018-01-18
申请号:JP2017120953
申请日:2017-06-21
申请人: ゼネラル・エレクトリック・カンパニイ
发明人: アルン・ヴィルパクシャ・ゴウダ , リスト・イルッカ・トゥオミネン
CPC分类号: H01L23/5389 , B81C1/00246 , B81C2203/0735 , G02B6/4201 , G06K19/07745 , H01L23/34 , H01L23/5227 , H01L23/5228 , H01L23/5384 , H01L23/5386 , H01L23/57 , H01L23/58 , H01L24/02 , H01L24/19 , H01L24/20 , H01L25/16 , H01L27/0694 , H01L2223/54446 , H01L2224/02371 , H01L2224/02375 , H01L2224/04105 , H01L2224/06181 , H01L2224/2518 , H01L2224/32225 , H01L2224/83192 , H01L2224/92144 , H01L2924/14 , H01L2924/1434 , H01L2924/1461 , H01L2924/19015 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19104
摘要: 【課題】半導体ダイ裏面デバイスおよびその製造方法を提供する。 【解決手段】半導体チップパッケージのためのダイ(102)は、その中に形成される集積回路(106)を含む第1の表面(104)を含む。ダイはまた、第1の表面の反対側の裏面(108)を含む。裏面は、裏面の実質的に平坦な領域(302)を画定する全表面領域(206)を有する。ダイは、裏面に形成された少なくとも1つのデバイス(132)をさらに含む。少なくとも1つのデバイスは、全表面領域を超えて少なくとも1つのデバイスから延びる少なくとも1つの延長部(136)を含む。 【選択図】図1
-
公开(公告)号:JP6259803B2
公开(公告)日:2018-01-10
申请号:JP2015223709
申请日:2015-11-16
申请人: インテル・コーポレーション
发明人: トミタ、ヨシヒロ , クボタ、ジロー , カルヘイデ、オムカー ジー. , リフ、シャウナ エム. , イチカワ、キンヤ , デシュパンデ、ニティン エイ.
CPC分类号: H01L23/18 , H01L21/566 , H01L21/568 , H01L23/16 , H01L23/3135 , H01L23/481 , H01L23/49805 , H01L23/49838 , H01L23/5226 , H01L23/5385 , H01L23/5389 , H01L24/16 , H01L24/17 , H01L24/81 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/0401 , H01L2224/13116 , H01L2224/13147 , H01L2224/16146 , H01L2224/16225 , H01L2224/16238 , H01L2224/17181 , H01L2224/32145 , H01L2224/73204 , H01L2224/81203 , H01L2224/81205 , H01L2224/81815 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06548 , H01L2225/1023 , H01L2225/1035 , H01L2225/1058 , H01L2225/107 , H01L2924/14 , H01L2924/1431 , H01L2924/1434 , H01L2924/15192 , H01L2924/15313 , H01L2924/18161 , H01L2924/3511 , H01L2924/1015 , H01L2924/014 , H01L2924/00014
-
公开(公告)号:JP2017514317A
公开(公告)日:2017-06-01
申请号:JP2017506248
申请日:2014-05-06
申请人: インテル コーポレイション , インテル コーポレイション
CPC分类号: H01L23/49838 , G06F1/1613 , G06Q30/02 , H01L21/288 , H01L21/4857 , H01L21/486 , H01L23/145 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49894 , H01L23/5223 , H01L23/562 , H01L23/66 , H01L2223/6672 , H01L2223/6677 , H01L2224/16227 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2924/10253 , H01L2924/1421 , H01L2924/1433 , H01L2924/1434 , H01L2924/15311 , H01L2924/15321 , H01L2924/3511
摘要: 本開示の実施形態は、アンテナ並びに関連する技術及び構成を有する多層パッケージを記載している。1つの実施形態においては、集積回路(IC)パッケージアセンブリは、第1の側及びその第1の側に対向して配置されている第2の側を有する第1の層と、第1の層の第1の側と結合されている第2の層と、第2の層と結合されている第1の層の第2の側と1つ又は複数のアンテナ素子と、第1の層の第2の側と結合されている第3の層とを含み、第1の層は引張係数を有している補強層であり、その引張係数は第2の層及び第3の層の引張係数よりも大きくなっている。他の実施形態は明細書において説明され、特許請求の範囲に記載される。
-
-
-
-
-
-
-
-
-