-
公开(公告)号：JP2021190193A
公开(公告)日：2021-12-13
申请号：JP2020091434
申请日：2020-05-26
Applicant: 富士通株式会社
Abstract: 【課題】電流密度の増大を緩和したバスバーの接続構造を提供する。 【解決手段】バスバーの接続構造は、バスバーと、第1貫通端子と第1端子とを接続する第1接続部と、第2貫通端子と第2端子とを接続する第2接続部とを含み、前記第1端子は、前記バスバーの延在方向における前記第2端子側の第1端部よりも前記第2端子から遠い側に、前記第1端部よりも前記第1貫通端子の近くに位置する第1近接部を有し、前記第2端子は、前記バスバーの延在方向における前記第1端子側の第2端部よりも前記第1端子から遠い側に、前記第2端部よりも前記第2貫通端子の近くに位置する第2近接部を有し、前記第1接続部の厚さは、前記第1近接部に接続される部分よりも前記第1端部に接続される部分の方が厚く、前記第2接続部の厚さは、前記第2近接部に接続される部分よりも前記第2端部に接続される部分の方が厚い。 【選択図】図1
-
-
-
公开(公告)号：JPWO2017183146A1
公开(公告)日：2018-11-22
申请号：JP2016062589
申请日：2016-04-21
Applicant: 富士通株式会社
CPC classification number: H05K3/46
Abstract: キャパシタを内蔵する回路基板の、加熱による信頼性及び性能の低下を抑える。 回路基板(1)は、絶縁層(20)内に設けられたキャパシタ(10)を有する。キャパシタ(10)は、誘電体層(11)と、誘電体層(11)の一方の面に設けられ開口部(12a)を有する電極層(12)と、誘電体層(11)の他方の面に設けられ開口部(12a)と対応する位置に凹部(13a)を有する電極層(13)とを含む。回路基板(1)には、誘電体層(11)、開口部(12a)及び凹部(13a)を貫通し、電極層(13)の凹部(13a)に接し、平面視で電極層(12)の開口部(12a)よりも小さい導体ビア(31)が設けられる。
-
公开(公告)号：JP2019212755A
公开(公告)日：2019-12-12
申请号：JP2018107657
申请日：2018-06-05
Applicant: 富士通株式会社
Abstract: 【課題】スティフナを用いた高性能の電子装置を実現する。 【解決手段】スティフナ50は、ヒートシンク40が連結される連結部50aを有する基板51と、基板51上に設けられた絶縁層52と、絶縁層52内に設けられたキャパシタ53とを含む。キャパシタ53は、誘電体層とその表裏面に設けられた電極層を有する。スティフナ50は、半導体デバイス20が実装された回路基板10を挟んで配置されるヒートシンク40と連結部50aで連結され、そのキャパシタ53の電極層は、回路基板10と電気的に接続される。 【選択図】図3
-
Patent Agency Ranking
公开(公告)号：JP6209851B2
公开(公告)日：2017-10-11
申请号：JP2013095562
申请日：2013-04-30
Applicant: 富士通株式会社
CPC classification number: H01L24/90 , H01L23/13 , H01L23/32 , H01L23/562 , H01L24/81 , H05K3/303 , H05K3/3436 , H01L2924/0002 , H05K2201/10121 , H05K2201/2036 , H05K2203/167 , Y02P70/613
-
公开(公告)号：JP2017041552A
公开(公告)日：2017-02-23
申请号：JP2015162875
申请日：2015-08-20
Applicant: 富士通株式会社
Inventor： 渡邊 真名武
CPC classification number: H01L23/3675 , H01L23/13 , H01L23/3128 , H01L23/49811 , H01L23/49833 , H01L23/49838 , H05K1/141 , H05K3/368 , H01L21/4853 , H01L23/3737 , H01L2924/15159 , H01L2924/15311 , H05K1/181 , H05K2201/066 , H05K2201/09036 , H05K2203/041 , H05K2203/0415 , H05K3/3436
Abstract: 【課題】基板の反り許容値を緩和する。 【解決手段】プリント配線板は、第1面を有する第1基板と、前記第1面と対向する第2面を有する第2基板と、前記第1面又は前記第2面に形成された凹部と、前記凹部の底面に形成された第1電極と、前記凹部が形成された面と同じ面であって、前記凹部が形成された部分と異なる部分に形成された第2電極と、前記第1電極に接合された第1はんだと、前記第2電極に接合された第2はんだと、を備え、前記第1電極のピッチは、前記第2電極のピッチよりも大きく、前記第1はんだのサイズは、前記第2はんだのサイズよりも大きい。 【選択図】図1
Abstract translation: 本发明的一个目的是减轻基板的翘曲的容许值。 一种印刷线路板，包括：具有第一表面的第一衬底，所述，形成在第一表面或第二表面上凹部具有第二表面的第一表面和相对的第二衬底 当所形成的凹部的底表面上的第一电极，并且在同一表面与所述凹部形成的表面，并且其在不同的部分之间形成的部分形成的凹部的第二电极，所述第一 包括结合到第一电极上的第一焊料和第二焊料结合到第二电极，其中第一电极的间距比所述第二电极的间距越大，第一焊料 大小大于第二焊料大小更大。 点域1
-
公开(公告)号：JP5899768B2
公开(公告)日：2016-04-06
申请号：JP2011218619
申请日：2011-09-30
Applicant: 富士通株式会社
CPC classification number: H01L23/10 , H01L23/3675 , H01L23/4006 , H01L23/42 , H01L2224/16225 , H01L2224/32245 , H01L2224/73253 , H01L2924/15311 , H01L2924/16251 , H01L2924/19105 , H01L2924/3511
-
公开(公告)号：JP5874546B2
公开(公告)日：2016-03-02
申请号：JP2012140257
申请日：2012-06-21
Applicant: 富士通株式会社
CPC classification number: H01L21/50 , H01L21/82 , H01L29/06 , H05K1/141 , H05K3/368 , H01L2924/15311 , H01L2924/19106 , H05K2201/2018 , H05K3/323
-
公开(公告)号：JP2020120074A
公开(公告)日：2020-08-06
申请号：JP2019012282
申请日：2019-01-28
Applicant: 富士通株式会社
Abstract: 【課題】パッケージ基板上に搭載される電子部品の破壊を抑制する。 【解決手段】半導体パッケージは、配線基板と、配線基板の第1の面に設けられた半導体チップと、配線基板の前記第1の面とは反対側の第2の面に設けられ、長辺が半導体チップの外縁と交差する向きに配置された電子部品と、電子部品の長手方向における一方の端部に対応する位置に設けられ、配線基板の前記第2の面から突出した先端が、電子部品の第2の面と対向する面に接触している突起部と、を含む。 【選択図】図5C
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.022 seconds)
