公开(公告)号：KR102234844B1

公开(公告)日：2021-03-31

申请号：KR1020187028870A

申请日：2017-03-27

申请人： 미쓰이 가가쿠 토세로 가부시키가이샤

发明人： 고지 이가라시 ,  아키미츠 모리모토 ,  히데키 후쿠모토

IPC分类号： C09J7/20 ,  C09J133/08 ,  C09J133/10 ,  C09K3/10 ,  H01L21/56 ,  H01L21/78

CPC分类号： C09J7/20 ,  C09J133/04 ,  C09J133/08 ,  C09J133/10 ,  C09J201/00 ,  C09K3/1006 ,  H01L21/565 ,  H01L21/568 ,  H01L21/78 ,  H01L23/3128 ,  C09J2203/326 ,  C09J2301/312 ,  C09K2200/0647 ,  H01L2224/12105 ,  H01L2224/96 ,  H01L2924/12041 ,  H01L2924/14

摘要： 본 발명의 반도체 장치 제조용 점착성 필름(50)은, 반도체 장치의 제조 공정에 있어서 밀봉재(60)에 의해 전자 부품(70)을 밀봉할 때에 전자 부품(70)을 가고정하기 위하여 사용되는 점착성 필름이며, 기재층(10)과, 기재층(10)의 제1 면(10A)측에 설치되며, 또한, 전자 부품(70)을 가고정하기 위한 점착성 수지층 (A)를 구비한다. 그리고, 점착성 수지층 (A) 표면의 표면 자유 에너지가 38.0mN/m 이하이다.

公开(公告)号：KR20210034502A

公开(公告)日：2021-03-30

申请号：KR1020200116755A

申请日：2020-09-11

申请人： 주식회사 네패스

发明人： 오동훈 ,  김수윤 ,  남주현

IPC分类号： H01L23/00 ,  H01L23/29 ,  H01L23/34 ,  H01L23/485 ,  H01L23/498 ,  H01L23/525 ,  H01L23/552

CPC分类号： H01L23/562 ,  H01L23/5389 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/293 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/34 ,  H01L23/367 ,  H01L23/485 ,  H01L23/49816 ,  H01L23/525 ,  H01L23/5383 ,  H01L23/5386 ,  H01L23/552 ,  H01L24/06 ,  H01L24/19 ,  H01L24/20 ,  H01L2221/68372 ,  H01L2224/214 ,  H01L2924/3025

摘要： 본 발명은 내충격성이 개선되고, 방열 및 전자파 차폐성에서 우수한 반도체 패키지 및 이의 제조방법에 관한 것으로서, 본 발명의 일 형태에 따르면, 일면에 접촉 패드를 구비한 칩, 상기 칩의 일면상에 형성되는 버퍼층, 상기 버퍼층 상에 배치되고, 상기 칩의 접촉 패드와 전기적으로 연결되며, 상기 칩의 외측까지 연장되는 하나 이상의 배선 패턴, 상기 절연 패턴 상에 마련되고, 상기 배선 패턴과 전기적으로 연결된 외부 패드, 상기 외부 패드와 전기적으로 연결된 외부 접속 단자 및 상기 칩의 타면과 측면 및 상기 버퍼층의 측면을 감싸도록 형성되며, 상기 배선 패턴의 타면까지 형성되는 몰드층을 포함하며, 상기 몰드층은 상기 칩의 일면의 모서리보다 높은 높이로 형성되는 반도체 패키지가 제공된다.

公开(公告)号：KR20210028077A

公开(公告)日：2021-03-11

申请号：KR1020200079217A

申请日：2020-06-29

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 웨이위 천 ,  안지 쉬

IPC分类号： H01L23/498 ,  H01L23/00 ,  H01L23/31

CPC分类号： H01L21/568 ,  H01L23/49811 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3135 ,  H01L23/498 ,  H01L23/538 ,  H01L24/20 ,  H01L25/16 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68372 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2225/06548 ,  H01L23/3128

摘要： 칩 패키지 구조물이 제공된다. 칩 패키지 구조물은 배선 구조물을 포함한다. 칩 패키지 구조물은 배선 구조물 위에 제1 칩 구조물을 포함한다. 칩 패키지 구조물은 제1 칩 구조물을 둘러싸는 제1 몰딩층을 포함한다. 칩 패키지 구조물은 제1 칩 구조물과 제1 몰딩층 위의 제2 칩 구조물을 포함한다. 칩 패키지 구조물은 제2 칩 구조물을 둘러싸며 제1 칩 구조물과 제1 몰딩층 위에 있는 제2 몰딩층을 포함한다. 칩 패키지 구조물은 제2 칩 구조물과 제2 몰딩층 위의 제3 칩 구조물을 포함한다. 칩 패키지 구조물은 제3 칩 구조물을 둘러싸며 제2 칩 구조물과 제2 몰딩층 위에 있는 제3 몰딩층을 포함한다. 칩 패키지 구조물은 제2 몰딩층과 제3 몰딩층을 둘러싸는 제4 몰딩층을 포함한다.

公开(公告)号：KR20210026546A

公开(公告)日：2021-03-10

申请号：KR1020190107487A

申请日：2019-08-30

申请人： 삼성전자주식회사

发明人： 박정호 ,  박진우 ,  장재권 ,  전광재

IPC分类号： H01L21/56 ,  H01L21/52 ,  H01L23/00 ,  H01L23/485 ,  H01L23/498 ,  H01L23/522

CPC分类号： H01L23/3128 ,  H01L21/6835 ,  H01L21/52 ,  H01L21/56 ,  H01L21/565 ,  H01L23/485 ,  H01L23/49816 ,  H01L23/522 ,  H01L24/11 ,  H01L24/19 ,  H01L24/27 ,  H01L21/568 ,  H01L2221/68345 ,  H01L23/293

摘要： 반도체 패키지 제조 방법이 제공된다. 반도체 패키지 제조 방법은, 제1 캐리어 상에 제1 배리어층(barrier layer)을 형성하고, 제1 배리어층 상에, 제1 배리어층의 적어도 일부를 노출시키는 개구부를 포함하는 희생층을 형성하고, 제1 배리어층 및 희생층 상에 제2 배리어층을 형성하고, 개구부 내에 제1 절연층을 형성하되, 제1 절연층의 상면은 희생층 상의 제2 배리어층의 상면보다 높게 형성되고, 제1 절연층 및 제2 배리어층 상에, 재배선층과 재배선층을 감싸는 제2 절연층을 포함하는 재배선 구조체를 형성하고, 재배선 구조체 상에 반도체 칩을 실장하고, 반도체 칩 상에 제2 캐리어를 부착하고 제1 캐리어를 제거하고, 제1 배리어층, 희생층 및 제2 배리어층을 제거하고, 노출된 재배선 구조체 상에 솔더볼을 형성한다.

公开(公告)号：KR102223473B1

公开(公告)日：2021-03-08

申请号：KR1020157026962A

申请日：2014-03-06

申请人： 자일링크스 인코포레이티드

发明人： 운성 권 ,  스레쉬 라말링감 ,  남훈 김 ,  중호 김

IPC分类号： H01L23/498 ,  H01L21/768 ,  H01L23/00 ,  H01L23/31 ,  H01L23/538 ,  H01L25/065 ,  H01L25/18

CPC分类号： H01L21/76802 ,  H01L21/4857 ,  H01L21/6835 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/5383 ,  H05K3/28 ,  H01L21/568 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81005 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/18 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18161 ,  H05K3/4682

摘要： 스택된 실리콘 상호연결 기술(stacked silicon interconnect technology; SSIT) 제품(200)을 위한 무-기판 인터포저(substrate-less interposer)(201)는 복수의 금속화 층들(109)로서, 상기 금속화 층들의 적어도 최하단층은 복수의 금속 세그먼트들(111)을 포함하고, 복수의 금속 세그먼트들(111) 각각은 금속화 층들(109)의 최하단층의 하단 표면과 상단 표면 사이에 형성되고, 금속 세그먼트들(111)은 최하단층에서 유전체 물질(113)에 의해 분리되는 것인, 상기 복수의 금속화 층들; 및 최하단층의 하단 표면 상에 형성되는 유전체 층(203)을 포함하고, 유전체 층(203)은 최하단층 내의 복수의 금속 세그먼트들(111) 중 적어도 일부에 대한 콘택(contact)을 제공하기 위한 하나 이상의 개구들을 포함한다.

公开(公告)号：JP6437928B2

公开(公告)日：2018-12-12

申请号：JP2015561684

申请日：2014-03-06

申请人： ザイリンクス インコーポレイテッド ,  XILINX INCORPORATED

发明人： クォン,ウン−ソン ,  ラマリンガム,スレッシュ ,  キム,ナムフン ,  キム,ジョン−ホ

IPC分类号： H01L25/04 ,  H01L25/18 ,  H01L23/12

CPC分类号： H01L21/76802 ,  H01L21/4857 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5383 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/18 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81005 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18161 ,  H05K3/28 ,  H05K3/4682

公开(公告)号：JP2018186197A

公开(公告)日：2018-11-22

申请号：JP2017087300

申请日：2017-04-26

申请人： ルネサスエレクトロニクス株式会社

发明人： 小林 達也

IPC分类号： H01L21/60 ,  H01L23/12

CPC分类号： H01L23/49838 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/85013 ,  H01L2224/92247 ,  H01L2924/3512 ,  H05K1/112 ,  H05K1/181 ,  H05K2201/10378 ,  H05K2201/10734 ,  H01L2924/00

摘要： 【課題】半導体装置を構成する配線基板の配線設計の自由度を向上させる。 【解決手段】BGAパッケージ構造の半導体装置1を構成する配線基板WCBの実装面の外周側において、配線基板WCBのチップ搭載面に配置された複数のリードLAに透過平面視で重ならない位置には、NSMD構造で、かつ、ランド・オン・スルーホール構造のランドLD1を配置した。一方、配線基板WCBの実装面において、ランドLD1の一群より内側において、配線基板WCBのチップ搭載面に配置された複数のリードLAに透過平面視で重なる位置には、NSMD構造で、かつ、引出用の配線部WBが接続されたランド部LD2を配置した。 【選択図】図3

公开(公告)号：JP2018107408A

公开(公告)日：2018-07-05

申请号：JP2016255911

申请日：2016-12-28

申请人： 株式会社ディスコ

发明人： キム ヨンソク ,  張 秉得 ,  内田 文雄

IPC分类号： H01L21/301 ,  H01L23/02 ,  H01L23/28

CPC分类号： H01L23/552 ,  H01L21/4853 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/48 ,  H01L24/97 ,  H01L2221/68331 ,  H01L2224/16227 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/95001 ,  H01L2224/97 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/81

摘要： 【課題】側面に対して所定の膜厚のシールド層を効率的に形成すること。 【解決手段】配線基板(11)上の半導体チップ(12)を封止剤で封止した半導体パッケージ(10)の製造方法であって、配線基板の表面に複数の半導体チップをボンディングし、配線基板の表面に封止剤を供給して封止基板(15)を作成し、封止基板の樹脂層(13)側からVブレード(39)で加工して分割予定ラインに沿ってV溝(25)を形成し、V溝に沿って配線基板を分割して個々のパッケージ(21)に個片化し、各パッケージの上面(22)及び側面(23)に電磁波シールド層(16)を形成する構成にした。 【選択図】図4

公开(公告)号：JP6352693B2

公开(公告)日：2018-07-04

申请号：JP2014125071

申请日：2014-06-18

申请人： 三星電子株式会社 ,  Samsung Electronics Co.,Ltd.

发明人： 鄭 顕秀 ,  金 鍾延 ,  李 仁榮 ,  趙 泰済

IPC分类号： H01L25/07 ,  H01L25/18 ,  H01L25/10 ,  H01L25/11 ,  H01L23/28 ,  H01L25/065

CPC分类号： H01L25/0657 ,  H01L21/02016 ,  H01L21/486 ,  H01L21/561 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/16 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00012

公开(公告)号：JP6341277B2

公开(公告)日：2018-06-13

申请号：JP2016525210

申请日：2015-06-03

申请人： 日立化成株式会社

发明人： 野村 豊 ,  渡瀬 裕介 ,  荻原 弘邦 ,  坂本 徳彦 ,  藤本 大輔 ,  村井 曜

IPC分类号： C08G59/18 ,  C08L63/00 ,  C08K3/00 ,  C08J5/18

CPC分类号： C08J5/18 ,  C08G59/18 ,  C08G59/32 ,  C08G59/621 ,  C08J2363/00 ,  C08K3/36 ,  C08L63/00 ,  C09D163/00 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L23/29 ,  H01L23/295 ,  H01L23/31 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/12105 ,  H01L2224/97 ,  H01L2924/0665 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/186 ,  H01L2924/3511 ,  H01L2924/00012