公开(公告)号：JP6416053B2

公开(公告)日：2018-10-31

申请号：JP2015152164

申请日：2015-07-31

申请人： 東芝メモリ株式会社

发明人： 藤井 章輔 ,  佐久間 究 ,  齋藤 真澄

IPC分类号： H01L29/788 ,  H01L29/792 ,  H01L27/11521 ,  H01L27/11568 ,  H01L27/11551 ,  H01L27/11578 ,  H01L29/786 ,  H01L21/336

CPC分类号： H01L21/02238 ,  H01L21/02164 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/31144 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L29/7843

公开(公告)号：JP6334474B2

公开(公告)日：2018-05-30

申请号：JP2015156953

申请日：2015-08-07

申请人： バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニー

发明人： シャオボ シ ,  ジョン エドワード クインシー ヒューズ ,  チョウ ホンジュン ,  ダニエル エルナンデス カスティージョ ザ セカンド ,  チュ チェ ウク ,  ジェイムズ アレン シュルーター ,  ジョ−アン テレサ シュワルツ ,  ローラ リーデンバック ,  スティーブン チャールズ ウィンチェスター ,  セイフィ ウスマニ ,  ジョン アンソニー マルセラ

IPC分类号： B24B37/00 ,  C09K3/14 ,  H01L21/304

CPC分类号： C09G1/02 ,  B24B1/00 ,  C01F17/00 ,  C01F17/0043 ,  C01P2004/52 ,  C01P2004/62 ,  C09K3/1409 ,  C09K3/1463 ,  G09G1/02 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/76224

公开(公告)号：JP2018041789A

公开(公告)日：2018-03-15

申请号：JP2016173549

申请日：2016-09-06

申请人： ルネサスエレクトロニクス株式会社

发明人： 堀江 一也 ,  内村 勝大 ,  樋 和宏 ,  中野 雅和

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/3213 ,  H01L21/768 ,  H01L21/3065 ,  H01L21/336

CPC分类号： H01L21/324 ,  H01L21/28035 ,  H01L21/28114 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/32135 ,  H01L21/32155 ,  H01L29/66 ,  H01L29/66659 ,  H01L29/66727 ,  H01L29/66734

摘要： 【課題】トレンチ型のMOSFETを製造する場合において、トレンチゲート電極とソース領域との間で短絡または耐圧低下が起こることに起因して、半導体装置の信頼性が低下することを防ぐ。 【解決手段】半導体基板SBの主面の溝D1内および半導体基板SBの主面上にポリシリコン膜PSを形成し、ポリシリコン膜PSの上面上のリン膜からリンをポリシリコン膜PS内に熱拡散させる。その後、当該熱拡散工程によりポリシリコン膜PSの表層に形成された酸化シリコン膜を、フルオロカーボンガスまたはヒドロキシフルオロカーボンガスを用いた第1ドライエッチング工程により除去し、続いて、Cl 2 ガスなどを用いた第2ドライエッチング工程を行うことで、絶縁膜IF1を露出させ、ポリシリコン膜PSからなるトレンチゲート電極を形成する。 【選択図】図7

公开(公告)号：JP2018506854A

公开(公告)日：2018-03-08

申请号：JP2017541836

申请日：2015-02-15

申请人： エーシーエム リサーチ (シャンハイ) インコーポレーテッド

发明人： ジャ ヂャオウェイ ,  ワン ジェン ,  ワン フゥイ

IPC分类号： H01L21/302 ,  H01L21/3065 ,  H01L21/3205 ,  H01L21/3213 ,  H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76865 ,  H01L21/31055 ,  H01L21/31144 ,  H01L21/32135 ,  H01L21/7684 ,  H01L22/12 ,  H01L22/20 ,  H01L22/26

摘要： 本発明は、サイドウォール凹部を最小化するバリア層除去方法を提供する。前記方法は、以下のステップを含む。希ガス−ハロゲン複合ガス及びキャリアガスをエッチング室に導入し、前記エッチング室において熱気相エッチング処理を行い相互接続構造の非溝部におけるバリア層をエッチングする工程。前記熱気相エッチング処理の終点の検出を行い、前記熱気相エッチング処理が終点に到達すれば、次のステップを実行し、熱気相エッチング処理が終点に到達していなければ前のステップに戻る工程。前記希ガス−ハロゲン複合ガスおよびキャリアガスの前記エッチング室への導入をストップする。

公开(公告)号：JP2017063173A

公开(公告)日：2017-03-30

申请号：JP2016021674

申请日：2016-02-08

申请人： ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド

发明人： イ・グォ ,  デビッド・モズリー

IPC分类号： B24B37/00 ,  B24B37/24 ,  C09K3/14 ,  H01L21/304

CPC分类号： H01L21/31055 ,  C09G1/02 ,  H01L21/02024

摘要： 【課題】露出二酸化ケイ素フィーチャーを有する基板のケミカルメカニカルポリッシングの改善法を提供する。 【解決手段】初期成分として、水、コロイダルシリカ砥粒及びジルコニル化合物を含有するケミカルメカニカルポリッシング組成物を提供すること(ここで、このケミカルメカニカルポリッシング組成物のpHは、≦6である)、研磨面を持つケミカルメカニカルポリッシングパッドを提供すること、ケミカルメカニカルポリッシング組成物をケミカルメカニカルポリッシングパッドの研磨面上のケミカルメカニカルポリッシングパッドと基板との接触面近くに分注すること、及びケミカルメカニカルポリッシングパッドと基板との接触面に動的接触を作り出すこと(ここで、この基板が研磨される)を含む。 【選択図】なし

公开(公告)号：JP2017054900A

公开(公告)日：2017-03-16

申请号：JP2015177222

申请日：2015-09-09

申请人： ルネサスエレクトロニクス株式会社

发明人： 山口 直

IPC分类号： H01L27/10 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/115

CPC分类号： H01L27/11568 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28518 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/3212 ,  H01L27/11521 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42328 ,  H01L29/42344 ,  H01L29/45 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/792

摘要： 【課題】ゲートラストプロセスを用いてスプリットゲート型のMONOSメモリを形成する場合において、メモリセルを構成し、ONO膜を介して互いに近付いて形成された制御ゲート電極およびメモリゲート電極のそれぞれの上面上に形成したシリサイド層が互いに近接することに起因する短絡の発生および耐圧の低下を防ぐ。 【解決手段】ゲートラストプロセスにおいて層間絶縁膜IL1を研磨することで層間絶縁膜IL1から制御ゲート電極CGおよびメモリゲート電極MGのそれぞれの上面を露出する際、それらのゲート電極の上面を覆うシリサイド層S2を形成する。その後、シリサイド層S2上に堆積した金属膜と制御ゲート電極CGおよびメモリゲート電極MGとを反応させて、各ゲート電極上にシリサイド層S2よりも厚いシリサイド層を形成する。 【選択図】図22

公开(公告)号：JP2017052078A

公开(公告)日：2017-03-16

申请号：JP2016125338

申请日：2016-06-24

申请人： ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド ,  ダウ グローバル テクノロジーズ エルエルシー

发明人： バイニャン・チャン ,  ユリア・コジューフ ,  テレサ・ブルガロラス・ブルファウ ,  デイビッド・マイケル・ヴェネツィアーレ ,  ユファ・トン ,  ディエゴ・ルーゴ ,  ジェフリー・ビー・ミラー ,  ジョージ・シー・ジェイコブ ,  マーティー・ディグルート ,  トニー・クアン・トラン ,  マーク・アール・スタック ,  アンドリュー・ワンク ,  フェンジィ・イエ

IPC分类号： H01L21/304 ,  B24B37/24

CPC分类号： B24B37/24 ,  B24B37/044 ,  B24B53/017 ,  C08G18/10 ,  C08G18/16 ,  C08G18/70 ,  H01L21/30625 ,  H01L21/31055 ,  H01L21/3212 ,  B24D18/0009

摘要： 【課題】改善された研磨性能を有するケミカルメカニカル研磨層を含む改善されたケミカルメカニカル研磨パッドの必要性が絶えずある。 【解決手段】研磨面95を有するケミカルメカニカル研磨層90を含むケミカルメカニカル研磨パッドであって、ケミカルメカニカル研磨層90が、(a)アミン/二酸化炭素アダクトと、ポリオール類、ポリアミン類及びアルコールアミン類の少なくとも一つとを含むポリ(P)側液体成分と、(b)多官能イソシアネートを含むイソ(I)側液体成分とを混合させることによって形成され、ケミカルメカニカル研磨層90が≧10容量%の気孔率を有し、ケミカルメカニカル研磨層90が 【選択図】図2

公开(公告)号：JP2016063231A

公开(公告)日：2016-04-25

申请号：JP2015180657

申请日：2015-09-14

申请人： アールエフ マイクロ デバイシーズ インコーポレイテッド

发明人： ディルク ロバート ウォルター レイポルド ,  ジュリオ シー. コスタ ,  ベイカー スコット

IPC分类号： H05K3/28 ,  H01L23/373 ,  H01L23/36

CPC分类号： H01L23/3135 ,  H01L21/0217 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/762 ,  H01L23/291 ,  H01L23/293 ,  H01L23/367 ,  H01L23/3737 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2224/16238 ,  H01L2224/73253 ,  H01L2224/81801 ,  H01L2224/97 ,  H01L23/3128 ,  H01L2924/15174

摘要： 【課題】プリント回路モジュール、及びその製造方法を提供する。 【解決手段】プリント回路モジュール60は、薄肉ダイ62Tを有するプリント回路基板58を備え、薄肉ダイ62Tはプリント回路基板58に取り付けられる。薄肉ダイ62Tは、プリント回路基板58の上に少なくとも1つの素子層48と、該少なくとも1つの素子層48の上に埋め込み酸化(BOX)層50とを備える。BOX層50の上にはポリマー層76が備えられ、ポリマーの熱伝導率は2ワット毎メートルケルビン(W/mK)よりも高く、電気抵抗率は10 3 Ohm−cmよりも高い。 【選択図】図13

摘要翻译： 要解决的问题：提供一种印刷电路模块及其制造方法。解决方案：印刷电路模块60包括具有薄型模具62T的印刷电路基板58，附着在印刷电路基板58上的薄型模具62T。 薄化模具62T包括印刷电路基板58上的至少一个器件层48以及至少一个器件层48上的掩埋氧化物（BOX）层50.聚合物层76设置在BOX层50上，其中聚合物 具有大于2瓦每米开尔文（W / m K）的热导率和大于100欧姆 - 厘米的电阻率。选择图：图13

公开(公告)号：JP2015213196A

公开(公告)日：2015-11-26

申请号：JP2015156953

申请日：2015-08-07

申请人： エア プロダクツ アンド ケミカルズ インコーポレイテッド ,  AIR PRODUCTS AND CHEMICALS INCORPORATED

发明人： シャオボ シ ,  ジョン エドワード クインシー ヒューズ ,  チョウ ホンジュン ,  ダニエル エルナンデス カスティージョ ザ セカンド ,  チュ チェ ウク ,  ジェイムズ アレン シュルーター ,  ジョ−アン テレサ シュワルツ ,  ローラ リーデンバック ,  スティーブン チャールズ ウィンチェスター ,  セイフィ ウスマニ ,  ジョン アンソニー マルセラ

IPC分类号： B24B37/00 ,  C09K3/14 ,  H01L21/304

CPC分类号： C09G1/02 ,  B24B1/00 ,  C01F17/0043 ,  C09K3/1409 ,  C09K3/1463 ,  G09G1/02 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/76224 ,  C01F17/00 ,  C01P2004/52 ,  C01P2004/62

摘要： 【課題】本発明は、シャロートレンチアイソレーション(STI)のCMP研磨において、ナノサイズ粒子が関連する欠陥を減少させることに関する。 【解決手段】処理した化学機械研磨(CMP)組成物、又は処理酸化セリウム粒子若しくは処理酸化セリウムスラリーを用いて調製したCMP研磨組成物を用いて、STI(シャロートレンチアイソレーション)プロセス及びその用途のために、二酸化ケイ素膜を含む少なくとも1つの表面を有する基材を研磨する。酸化セリウム粒子、酸化セリウムスラリー、又はシャロートレンチアイソレーション用(STI)用の化学機械研磨(CMP)組成物から、微量金属汚染物質及び比較的小さな微細酸化セリウム粒子を、除去し、低減し、又は処理する方法を適用する。 【選択図】なし

摘要翻译： 要解决的问题：减少浅沟槽隔离（STI）的化学机械抛光（CMP）中的纳米尺寸颗粒相关缺陷。解决方案：经加工的化学机械抛光（CMP）组合物或通过使用加工的铈 - 使用氧化物颗粒或加工的氧化铈浆料来抛光具有至少一个表面的基材，所述表面包括用于STI（浅沟槽隔离）工艺的二氧化硅膜及其应用。 应用从氧化铈颗粒中除去，还原或加工痕量金属污染物和较小的氧化铈微粒的方法，用于浅沟槽隔离（STI）的氧化铈浆料或化学机械抛光（CMP）组合物。

公开(公告)号：JP2014183221A

公开(公告)日：2014-09-29

申请号：JP2013057178

申请日：2013-03-19

申请人： Toshiba Corp ,  株式会社東芝

发明人： MATSUI YUKITERU ,  KAWASE AKIFUMI ,  MINAMI FUKUGAKU

IPC分类号： H01L21/304 ,  H01L21/3065

CPC分类号： B24B37/042 ,  B24B53/017 ,  B24D5/12 ,  B24D5/165 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/7682 ,  H01L21/7684

摘要： PROBLEM TO BE SOLVED: To attain desired flatness while suppressing scratches and cracks in a planarization process.SOLUTION: A method of manufacturing a semiconductor device comprises: a step of forming a film 13 to be processed, which includes asperities on a surface, via layers 14, 15 having a dielectric constant smaller than that of the SiOon a semiconductor substrate 10; a step of planarizing the surface of the film to be processed; and a step of etching the surface of the planarized film to be processed.

摘要翻译： 要解决的问题：在平坦化工艺中抑制划痕和裂纹的同时达到期望的平坦度。解决方案：制造半导体器件的方法包括：在表面上形成包括凹凸的经处理的膜13的步骤 14,15具有比半导体衬底10的SiOON小的介电常数; 使被处理膜的表面平坦化的工序; 以及蚀刻待处理的平坦化膜的表面的步骤。