公开(公告)号：KR1020170101961A

公开(公告)日：2017-09-06

申请号：KR1020177020996

申请日：2015-12-14

Applicant: 쓰리엠 이노베이티브 프로퍼티즈 컴파니

Inventor： 가브리엘니콜라스티 ,  제스미로날드디 ,  아우더컬크앤드류제이 ,  팔라니스와미라비 ,  보니파스앤드류피 ,  나라그알레잔드로알드린이세에이 ,  제닝스로버트엠 ,  고렐로빈이

IPC: H05K1/02 ,  H05K1/16 ,  H01Q1/22 ,  H01Q1/36

CPC classification number: H05K1/0283 ,  G06K19/025 ,  H01Q1/2225 ,  H01Q1/36 ,  H05K1/165 ,  H05K2201/09263 ,  H05K2201/09272 ,  H05K2201/09727 ,  H05K2201/09736 ,  H05K2201/10098

Abstract: 전기도체가개시된다. 보다구체적으로, 파상형전기도체(110)가개시된다. 도체는도체의길이를따라변하는폭 및변하는곡률반경을가진다. 도체는각각의제1 위치에서도체가각각의제2 위치에서보다더 넓도록교대하는 1 위치들(114) 및제2 위치들(116)을포함한다. 개시된특정전기도체는가요성또는신장가능한기판상에배치되기에적합할수 있다.

Abstract translation: 公开了一种电导体。 更具体地说，波形导电体110打开。 导体沿着导体的长度具有变化的宽度并且具有变化的曲率半径。 导体包括交替的第一位置114和第二位置116，使得在每个第一位置中，主体比每个第二位置更宽。 所公开的特定电导体可适用于放置在柔性或可伸展基板上。

公开(公告)号：KR101626998B1

公开(公告)日：2016-06-03

申请号：KR1020107028784

申请日：2009-06-29

Applicant: 린텍 가부시키가이샤

Inventor： 마츠시타타이가 ,  카타쿠라카츠미

IPC: G06K19/07 ,  G06K19/077 ,  B42D25/22 ,  H05K1/02

CPC classification number: G06K19/07749 ,  G06K19/0775 ,  G06K19/07779 ,  G06K19/07783 ,  H05K1/0271 ,  H05K3/4664 ,  H05K3/4685 ,  H05K2201/09727

Abstract: 본발명은, 회로선과해당회로선에접속되어있는단자부로이루어지고, 상기단자부가상기회로선과접속하고있는접속점에서, 회로선과단자부의접속점으로부터멀어짐에따라서단자부의평면폭이연속적또는단속적으로증가하고있는평면폭점증부를구비한내절곡강도구조를지니는전자회로를제공한다. 본발명의전자회로및 그전자회로를내장한 IC 태그는내절곡성이우수하여, 꺾어구부려도, 파단되기어려운전자회로로할 수있다.

公开(公告)号：KR1020160029958A

公开(公告)日：2016-03-16

申请号：KR1020140119081

申请日：2014-09-05

Applicant: 엘지디스플레이 주식회사

Inventor： 여인호 ,  전경식

IPC: G02F1/1333 ,  G02F1/1345 ,  G09F9/00

CPC classification number: H05K1/0218 ,  H05K1/0219 ,  H05K1/0296 ,  H05K1/111 ,  H05K1/117 ,  H05K1/118 ,  H05K1/14 ,  H05K2201/04 ,  H05K2201/09709 ,  H05K2201/09727 ,  H05K2201/09781 ,  H05K2201/10128

Abstract: 본발명은표시패널과고객시스템은연결하기위한구동인쇄회로기판(PCB)으로서, 구동 PCB의커낵터부에는구동 PCB가고객시스템에연결되지않을때에는전기적으로플로우팅되어있는더미접지패드가포함되는바, 그러한더미접지패드를인접한접지패드또는접지금속패턴과전기적으로연결함으로써, 구동 PCB가고객시스템과연결되지않은상태에서도 ESD, EOS 등의외부전기적충격으로부터표시패널또는구동회로부가손상되는것이방지할수 있는효과가있다.

Abstract translation: 本发明涉及一种用于连接显示面板和客户端系统的驱动印刷电路板（PCB）。 驱动PCB的连接器包括虚拟接地焊盘，当驱动PCB连接到客户端系统时，该接地焊盘电浮动。 虚拟接地焊盘电连接到相邻的接地焊盘或接地金属图案。 因此，即使驱动PCB没有连接到客户端系统，本发明防止显示面板或驱动电路部件被诸如ESD，EOS等的外部冲击损坏。

公开(公告)号：KR101573959B1

公开(公告)日：2015-12-02

申请号：KR1020107027383

申请日：2009-05-22

Applicant: 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 ,  고에키자이단호진 고쿠사이카가쿠 신고우자이단

Inventor： 오미다다히로 ,  스가와시게토시 ,  이마이히로시 ,  데라모토아키노부

IPC: H05K3/46 ,  H01L23/12 ,  H01L23/485 ,  H01P3/08

CPC classification number: H05K1/0218 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6627 ,  H01L2223/6688 ,  H01L2924/0002 ,  H01L2924/19032 ,  H01L2924/3011 ,  H05K1/025 ,  H05K1/0265 ,  H05K3/4652 ,  H05K2201/0191 ,  H05K2201/0352 ,  H05K2201/0715 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09727 ,  H05K2201/09972 ,  H01L2924/00

Abstract: 다층배선기판 (100) 은, 배선 (103a) 과절연층 (104a, 104b) 을교대로적층한제 1 배선영역 (101) 과, 제 1 배선영역 (101) 의절연층의두께 (H1) 에대하여절연층 (104) 의두께 (H2) 가 2 배이상이고또한, 배선폭 (W1) 에대하여배선 (103b) 의폭 (W2) 이 2 배이상인제 2 배선영역 (102) 을갖는다. 제 1 배선영역 (101) 과제 2 배선영역 (102) 이동일기판에일체적으로형성되어있다.

Abstract translation: 多层布线板100具有其中布线103a和绝缘层104a和104b交替地堆叠的第一布线区域101和其中非布线层103的厚度H1与第二布线区域101相交叉的第二布线区域101。 第二布线区域102中绝缘层104的厚度H2至少是两倍，并且布线103b的宽度W2至少是布线宽度W1的两倍。 第一布线区域101，第二布线区域102等。

公开(公告)号：KR1020150097849A

公开(公告)日：2015-08-27

申请号：KR1020140017995

申请日：2014-02-17

Applicant: 삼성디스플레이 주식회사

Inventor： 신기해 ,  고정훈 ,  구희운 ,  김영선 ,  나회석

IPC: H01L23/48

CPC classification number: H05K1/028 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K1/189 ,  H05K3/282 ,  H05K3/323 ,  H05K3/361 ,  H05K2201/053 ,  H05K2201/09154 ,  H05K2201/09227 ,  H05K2201/09254 ,  H05K2201/09727 ,  H05K2201/10128 ,  H05K2201/2009 ,  H05K2203/1147 ,  H01L2924/00

Abstract: 테이프 패키지는 신호 전송 영역 및 상기 신호 전송 영역으로부터 돌출되는 돌출 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 실장되는 IC 칩 및 상기 베이스 기판에 배치되며 상기 IC 칩에 전기적으로 연결되는 제1 부분, 상기 제1 부분과 연결되며 제1 방향으로 연장되는 제2 부분 및 상기 제2 부분과 연결되며 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제3 부분을 포함하는 리드 배선을 포함한다.

Abstract translation: 一种胶带包装体，包括：基底基板，包括信号传输区域和从信号传播区域突出的突出区域;安装在基底基板上的IC芯片;以及引线，该引线包括布置在第一部分上的第一部分 并且与IC芯片电连接，第二部分连接到第一部分并沿第一方向延伸，第三部分连接到第二部分并且沿与第二部分相交的第二方向延伸 第一个方向

公开(公告)号：KR1020140081193A

公开(公告)日：2014-07-01

申请号：KR1020120150694

申请日：2012-12-21

Applicant: 삼성전기주식회사

Inventor： 최진원

IPC: H01L23/498 ,  H05K3/46 ,  H01L23/00 ,  H05K1/18 ,  H05K3/00

CPC classification number: H01L24/80 ,  H01L23/49822 ,  H01L23/49833 ,  H01L24/16 ,  H01L2224/16225 ,  H01L2924/12042 ,  H05K1/183 ,  H05K1/185 ,  H05K3/0097 ,  H05K3/4688 ,  H05K2201/0187 ,  H05K2201/09727 ,  H05K2203/061 ,  H05K2203/063 ,  H05K2203/1536 ,  H01L2924/00

Abstract: The present invention relates to a hybrid substrate having high density and low density substrate regions and a manufacturing method thereof. According to an embodiment of the present invention, there is proposed a hybrid substrate having high density and low density substrate regions, comprising a low density substrate layer having a cavity formed in a middle region and a low density region with low pattern density around the cavity; a high density substrate layer embedded in the cavity of the low density substrate layer and including a high density region with pattern density higher than that of the low density region; an insulating support layer including a stacked region above, below, or above and below the high density substrate layer and the low density substrate layer; insulating layer vias penetrating through the stacked region and connected to the patterns of the high density substrate and the low density substrate layer; and an outer pattern layer including circuit patterns connected to the insulating layer vias and formed on the stacked region of the insulating support layer. A method for manufacturing the hybrid substrate is also proposed.

Abstract translation: 本发明涉及具有高密度和低密度衬底区域的混合衬底及其制造方法。 根据本发明的实施例，提出了一种具有高密度和低密度衬底区域的混合衬底，其包括在中间区域形成有空腔的低密度衬底层和围绕腔体的低图案密度的低密度区域 ; 嵌入低密度衬底层的空腔中的高密度衬底层，并且包括具有高于低密度区域的图案密度的高密度区域; 绝缘支撑层，其包括在高密度基板层和低密度基板层的上方，下方或上方和下方的堆叠区域; 绝缘层通孔穿过堆叠区域并连接到高密度衬底和低密度衬底层的图案; 以及外部图案层，其包括连接到绝缘层通孔并形成在绝缘支撑层的堆叠区域上的电路图案。 还提出了制造混合基板的方法。

公开(公告)号：KR101405068B1

公开(公告)日：2014-06-20

申请号：KR1020127016578

申请日：2011-09-30

Applicant: 가부시키가이샤 무라타 세이사쿠쇼

Inventor： 카토노보루

IPC: H01P5/08

CPC classification number: H01P3/003 ,  H01P1/20363 ,  H01P3/08 ,  H01P3/085 ,  H03H7/38 ,  H05K1/0221 ,  H05K1/0225 ,  H05K1/0242 ,  H05K1/0253 ,  H05K1/028 ,  H05K2201/09618 ,  H05K2201/0969 ,  H05K2201/09727

Abstract: 본 발명은 만곡해 이용할 수 있고, 불요복사를 저감할 수 있고, 신호선내에서의 신호의 반사의 발생을 더욱 억제할 수 있는 고주파 신호 선로를 제공하는 것이다. 유전체 소체(12)는 가요성을 가지는 유전체층(18)이 적층되어 이루어진다. 신호선(20)은 유전체 소체(12)에 형성되어 있다. 그라운드 도체(22)는 유전체 소체(12)에 형성되고, 또, 유전체층(18)을 개재하여 신호선(20)과 대향해 있고, 복수의 개구(30)와 브릿지부(60)가 교대로 신호선(20)을 따라서 형성됨으로써, 사다리 형상을 이루고 있다. 신호선(20)의 특성 임피던스는 인접하는 2개의 브릿지부(60) 사이에서, 한쪽의 브릿지부(60)로부터 다른 쪽의 브릿지부(60)에 가까워짐에 따라서, 최소값(Z2), 중간값(Z3), 최대값(Z1)의 순서로 증가한 후에, 최대값(Z1), 중간값(Z3), 최소값(Z2)의 순서로 감소하도록 변동하고 있다.

公开(公告)号：KR1020130054332A

公开(公告)日：2013-05-24

申请号：KR1020137002518

申请日：2011-12-02

Applicant: 가부시키가이샤 무라타 세이사쿠쇼

Inventor： 카토노보루 ,  타고시게루 ,  사사키준 ,  쿠리타준이치 ,  사사키사토시

IPC: H01P5/08 ,  H05K1/02

CPC classification number: H01P3/085 ,  H01L2224/16225 ,  H01L2924/19105 ,  H01P1/20363 ,  H01P3/003 ,  H01P3/026 ,  H01P3/08 ,  H01P3/10 ,  H01P3/121 ,  H03H7/38 ,  H04B15/00 ,  H05K1/0219 ,  H05K1/0225 ,  H05K1/0242 ,  H05K1/025 ,  H05K1/0253 ,  H05K1/028 ,  H05K1/0393 ,  H05K1/113 ,  H05K2201/09618 ,  H05K2201/0969 ,  H05K2201/09727

Abstract: 본 발명은 용이하게 구부릴 수 있는 동시에, 신호선의 특성 임피던스가 소정의 특성 임피던스에서 어긋나는 것을 억제할 수 있는 고주파 신호선로 및 전자기기를 제공한다.
유전체 소체(12)는 보호층(14) 및 유전체 시트(18a~18c)가 적층되어 이루어지며, 표면 및 이면을 가진다. 신호선(20)은 유전체 소체(12)에 마련되어 있는 선형상의 도체이다. 그라운드 도체(22)는 유전체 소체(12)에 마련되며, 유전체 시트(18a)를 사이에 두고 신호선(20)과 대향하고 있으며, 신호선(20)을 따라 연속적으로 연장되어 있다. 그라운드 도체(24)는 유전체 소체(12)에 마련되며, 신호선(20)을 사이에 끼고 그라운드 도체(22)와 대향하고 있으며, 복수의 개구(30)가 신호선(20)을 따라 나열되도록 마련되어 있다. 신호선(20)에 관하여 그라운드 도체(22)측에 위치하는 유전체 소체(12)의 표면이 배터리 팩(206)에 대하여 접촉한다.

公开(公告)号：KR1020130045424A

公开(公告)日：2013-05-03

申请号：KR1020137010013

申请日：2010-08-31

Applicant: 애플 인크.

Inventor： 매클루어,스티픈알. ,  밴코,조수아디. ,  터너스,존피.

IPC: G06F1/18

CPC classification number: G06F1/1613 ,  G06F1/1626 ,  G06F1/1643 ,  G06F1/1656 ,  H04M1/0252 ,  H04M1/0266 ,  H04M1/0277 ,  H05K1/0281 ,  H05K1/118 ,  H05K1/147 ,  H05K2201/09727 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49135 ,  Y10T29/4914 ,  Y10T29/49155 ,  Y10T29/49169

Abstract: 서로에 대해 상이한 레벨 및 방향으로 위치하며 회로가 있는 장치 부품들을 연결하는 방법을 설명한다. 제1 회로는 다중 평면 강성 회로 기판에 위치하며, 다중 평면 강성 회로 기판은 다중 평면 강성 회로 기판과 공통 기판을 공유하고 다중 평면 강성 회로 기판의 몸체부로부터 연장되는 적어도 하나의 가요성 부재를 포함할 수 있다. 가요성 부재는 전력 및/또는 데이터를 이송하는 데 사용되는 트레이스 및 전력 및/또는 데이터 트레이스에 결합된 인터페이스를 포함할 수 있다. 가요성 부재는 휘어지거나 꼬아져서 다중 평면 강성 회로 기판의 몸체부에 있는 제1 회로를 다른 장치 부품과 관련된 제2 회로에 연결할 수 있다.

公开(公告)号：KR1020120062598A

公开(公告)日：2012-06-14

申请号：KR1020110024252

申请日：2011-03-18

Applicant: 스태츠 칩팩 피티이. 엘티디.

Inventor： 펜세,라젠드라디.

IPC: H01L23/498 ,  H01L21/56 ,  H01L23/00 ,  H05K1/11

CPC classification number: H01L24/17 ,  H01L21/563 ,  H01L23/49811 ,  H01L23/49838 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/97 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05557 ,  H01L2224/0901 ,  H01L2224/1134 ,  H01L2224/13019 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/17104 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81136 ,  H01L2224/81204 ,  H01L2224/8121 ,  H01L2224/81211 ,  H01L2224/81801 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2224/83192 ,  H01L2224/83856 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/3011 ,  H05K1/111 ,  H05K3/3452 ,  H05K2201/09427 ,  H05K2201/09727 ,  H05K2201/0989 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve connection reliability by forming a narrow interconnection pad. CONSTITUTION: A semiconductor die(74) has a plurality of bumps formed on a touch pad(76). A substrate is provided. A plurality of conductive traces including an interconnection site is formed on the substrate. The bump is combined with the interconnection site in order to cover a side surface ant the top surface of the interconnection site. An encapsulation material(84) is attached near the bump between the semiconductor die and the substrate.

Abstract translation: 目的：提供半导体器件及其制造方法，以通过形成窄互连焊盘来提高连接可靠性。 构成：半导体管芯（74）具有形成在触摸板（76）上的多个凸块。 提供基板。 在基板上形成包括互连部位的多个导电迹线。 凸块与互连部位组合以覆盖互连部位的顶表面的侧表面。 封装材料（84）附着在半导体管芯和衬底之间的凸块附近。