-
公开(公告)号：TW202031119A
公开(公告)日：2020-08-16
申请号：TW108112778
申请日：2019-04-12
发明人： 咸晧炯 , HAM, HO-HYUNG , 李司鏞 , LEE, SA-YONG
IPC分类号： H05K13/04
摘要： 本發明提供一種印刷電路板，其包括：層壓體，其中垂直層壓包括剛性絕緣層的2或更多個絕緣層；撓性絕緣層，所述撓性絕緣層的部分區域垂直接觸所述2或更多個絕緣層中的至少一個層且其餘區域定位於所述層壓體外部；元件安裝區域，位於所述撓性絕緣層的一個表面上；以及第一加強部件，位於所述撓性絕緣層的另一表面上以對應於所述元件安裝區域。
简体摘要： 本发明提供一种印刷电路板，其包括：层压体，其中垂直层压包括刚性绝缘层的2或更多个绝缘层；挠性绝缘层，所述挠性绝缘层的部分区域垂直接触所述2或更多个绝缘层中的至少一个层且其余区域定位于所述层压体外部；组件安装区域，位于所述挠性绝缘层的一个表面上；以及第一加强部件，位于所述挠性绝缘层的另一表面上以对应于所述组件安装区域。
-
公开(公告)号：TWI688314B
公开(公告)日：2020-03-11
申请号：TW104122236
申请日：2015-07-09
发明人： 韓淵圭 , HAN, YOUN GYU , 熊倉俊寿 , KUMAKURA, TOSHIHISA , 李尙宰 , LEE, SANG JAE , 趙英旭 , CHO, YOUNG OOK , 李東根 , LEE, DONG KEUN , 林成澤 , LIM, SUNG TEAK , 朴浩植 , PARK, HO SIK , 朴三大 , PARK, SAM DAE
-
公开(公告)号：TWI684806B
公开(公告)日：2020-02-11
申请号：TW108116006
申请日：2016-12-09
发明人： 李泰潤 , LEE, TAE YOUN , 趙鏞主 , JO, YONG JOO
-
公开(公告)号：TW201921619A
公开(公告)日：2019-06-01
申请号：TW107144666
申请日：2017-02-22
发明人： 朴大賢 , PARK,DAE HYUN , 趙銀貞 , JO,EUN JUNG , 鄭丞洹 , JEONG,SUNG WON , 金漢 , KIM,HAN , 韓美子 , HAN,MI JA
摘要： 一種扇出型半導體封裝包括：第一互連構件，具有貫穿孔；第一半導體晶片，安置於貫穿孔中且具有安置有連接墊的主動表面及被動表面；第一囊封體，囊封第一互連構件及第一半導體晶片的至少某些部分；第二互連構件，安置於第一互連構件及第一半導體晶片的主動表面上，且包括電性連接至第一半導體晶片的連接墊的重佈線層；第二半導體晶片，安置於第一囊封體上且具有其上安置有連接墊的主動表面；背側重佈線層安置於第一囊封體上；以及背側介層窗穿透過第一囊封體。
简体摘要： 一种扇出型半导体封装包括：第一互连构件，具有贯穿孔；第一半导体芯片，安置于贯穿孔中且具有安置有连接垫的主动表面及被动表面；第一囊封体，囊封第一互连构件及第一半导体芯片的至少某些部分；第二互连构件，安置于第一互连构件及第一半导体芯片的主动表面上，且包括电性连接至第一半导体芯片的连接垫的重布线层；第二半导体芯片，安置于第一囊封体上且具有其上安置有连接垫的主动表面；背侧重布线层安置于第一囊封体上；以及背侧介层窗穿透过第一囊封体。
-
公开(公告)号：TW201919200A
公开(公告)日：2019-05-16
申请号：TW107113724
申请日：2018-04-23
发明人： 李斗煥 , LEE, DOO HWAN , 金多禧 , KIM, DA HEE
IPC分类号： H01L25/10 , H01L23/532 , H01L23/50
CPC分类号： H01L24/09 , H01L23/3128 , H01L24/14 , H01L24/17 , H01L24/20 , H01L25/0657 , H01L2224/02375 , H01L2224/02377 , H01L2224/02379 , H01L2224/0401 , H01L2224/18 , H01L2224/221 , H01L2225/06513 , H01L2225/06586 , H01L2924/15153 , H01L2924/15311 , H01L2924/15313 , H01L2924/18161 , H01L2924/3511 , H05K1/185 , H01L2924/0001
摘要： 一種扇出型半導體封裝，包括：第一結構，包括第一半導體晶片、第一包封體及第一連接構件，第一包封體包封第一半導體晶片的至少部分，第一連接構件配置在半導體晶片上且包括電性連接至第一連接墊的第一重佈線層；第二結構，包括第二半導體晶片、第二包封體及第二連接構件，第二包封體包封第二半導體晶片的至少部分，第二連接構件配置在半導體晶片上且包括電性連接至第二連接墊的第二重佈線層。第一及第二結構經配置使得第一及第二主動面彼此面對，且第一及第二重佈線層藉由配置在第一及第二重佈線層之間的低熔點金屬彼此連接。
简体摘要： 一种扇出型半导体封装，包括：第一结构，包括第一半导体芯片、第一包封体及第一连接构件，第一包封体包封第一半导体芯片的至少部分，第一连接构件配置在半导体芯片上且包括电性连接至第一连接垫的第一重布线层；第二结构，包括第二半导体芯片、第二包封体及第二连接构件，第二包封体包封第二半导体芯片的至少部分，第二连接构件配置在半导体芯片上且包括电性连接至第二连接垫的第二重布线层。第一及第二结构经配置使得第一及第二主动面彼此面对，且第一及第二重布线层借由配置在第一及第二重布线层之间的低熔点金属彼此连接。
-
公开(公告)号：TW201911981A
公开(公告)日：2019-03-16
申请号：TW107115772
申请日：2018-05-09
发明人： 李潤泰 , LEE, YUN TAE , 金漢 , KIM, HAN , 金亨俊 , KIM, HYUNG JOON
IPC分类号： H05K1/02 , H05K1/18 , H01L23/488 , H01L21/58 , H01L21/60
摘要： 一種半導體封裝的連接系統，包括：印刷電路板；第一半導體封裝，配置於所述印刷電路板的第一表面上並經由第一電性連接結構連接至所述印刷電路板；第二半導體封裝，配置於所述印刷電路板的第二表面上並經由第二電性連接結構連接至所述印刷電路板；以及第三半導體封裝，配置於所述第一半導體封裝上並經由第三電性連接結構連接至所述第一半導體封裝。所述第一半導體封裝包括應用處理器(AP)，所述第二半導體封裝包括記憶體，且所述第三半導體封裝包括電源管理積體電路(PMIC)。
简体摘要： 一种半导体封装的连接系统，包括：印刷电路板；第一半导体封装，配置于所述印刷电路板的第一表面上并经由第一电性连接结构连接至所述印刷电路板；第二半导体封装，配置于所述印刷电路板的第二表面上并经由第二电性连接结构连接至所述印刷电路板；以及第三半导体封装，配置于所述第一半导体封装上并经由第三电性连接结构连接至所述第一半导体封装。所述第一半导体封装包括应用处理器(AP)，所述第二半导体封装包括内存，且所述第三半导体封装包括电源管理集成电路(PMIC)。
-
公开(公告)号：TW201911437A
公开(公告)日：2019-03-16
申请号：TW107115146
申请日：2018-05-04
发明人： 李潤泰 , LEE, YUN TAE , 金漢 , KIM, HAN , 金亨俊 , KIM, HYUNG JOON
摘要： 一種半導體封裝的連接系統包括：印刷電路板，具有第一表面及與第一表面相對的第二表面；第一半導體封裝，配置於印刷電路板的第一表面上，且藉由第一電性連接結構連接至印刷電路板；以及第二半導體封裝，配置於印刷電路板的第二表面上，且藉由第二電性連接結構連接至印刷電路板。第一半導體封裝包括並排配置的應用處理器(AP)及電源管理積體電路(PMIC)，且第二半導體封裝包括記憶體。
简体摘要： 一种半导体封装的连接系统包括：印刷电路板，具有第一表面及与第一表面相对的第二表面；第一半导体封装，配置于印刷电路板的第一表面上，且借由第一电性连接结构连接至印刷电路板；以及第二半导体封装，配置于印刷电路板的第二表面上，且借由第二电性连接结构连接至印刷电路板。第一半导体封装包括并排配置的应用处理器(AP)及电源管理集成电路(PMIC)，且第二半导体封装包括内存。
-
公开(公告)号：TWI651990B
公开(公告)日：2019-02-21
申请号：TW107113630
申请日：2018-04-23
发明人： 李在杰 , LEE, JAE-KUL , 朴正桓 , PARK, JUNG-HWAN
-
公开(公告)号：TW201907534A
公开(公告)日：2019-02-16
申请号：TW106137450
申请日：2017-10-30
发明人： 李韓亐 , LEE, HAN UL , 金鎭洙 , KIM, JIN SU , 高永寬 , KO, YOUNG GWAN
IPC分类号： H01L23/488 , H01L21/60
摘要： 本發明提供一種半導體元件，包括半導體晶片，具有其上配置有連接墊的主動面；包封體，包封半導體晶片的至少部分；連接構件，配置於半導體晶片的主動面上，並包括電性連接至連接墊的重佈線層；鈍化層，配置於所述連接構件上；以及凸塊下冶金（UBM）層，嵌入鈍化層中並電性連接至連接構件的重佈線層。凸塊下冶金層包括凸塊下冶金墊以及凸塊下冶金通孔，凸塊下冶金墊嵌入鈍化層中並具有凹陷部分，且凸塊下冶金通孔貫穿鈍化層的部分並使連接構件的重佈線層與凸塊下冶金墊彼此電性連接。
简体摘要： 本发明提供一种半导体组件，包括半导体芯片，具有其上配置有连接垫的主动面；包封体，包封半导体芯片的至少部分；连接构件，配置于半导体芯片的主动面上，并包括电性连接至连接垫的重布线层；钝化层，配置于所述连接构件上；以及凸块下冶金（UBM）层，嵌入钝化层中并电性连接至连接构件的重布线层。凸块下冶金层包括凸块下冶金垫以及凸块下冶金通孔，凸块下冶金垫嵌入钝化层中并具有凹陷部分，且凸块下冶金通孔贯穿钝化层的部分并使连接构件的重布线层与凸块下冶金垫彼此电性连接。
-
公开(公告)号：TW201907531A
公开(公告)日：2019-02-16
申请号：TW106139353
申请日：2017-11-14
发明人： 李文熙 , YI, MOON HEE , 白龍浩 , BAEK, YONG HO , 金台城 , KIM, TAE SEONG
IPC分类号： H01L23/485 , H01L23/488
摘要： 本發明提供一種扇出型半導體封裝，所述扇出型半導體封裝可包括：支撐構件、半導體晶片、包封體以及連接構件，支撐構件具有貫穿孔，半導體晶片配置於貫穿孔中並具有主動面及與主動面相對的非主動面，所述主動面上配置有連接墊，包封體包封支撐構件的至少部分及半導體晶片的至少部分，連接構件配置於支撐構件及半導體晶片的主動面上並包括電性連接至連接墊的重佈線層。支撐構件包括玻璃板以及連接至玻璃板的絕緣層。
简体摘要： 本发明提供一种扇出型半导体封装，所述扇出型半导体封装可包括：支撑构件、半导体芯片、包封体以及连接构件，支撑构件具有贯穿孔，半导体芯片配置于贯穿孔中并具有主动面及与主动面相对的非主动面，所述主动面上配置有连接垫，包封体包封支撑构件的至少部分及半导体芯片的至少部分，连接构件配置于支撑构件及半导体芯片的主动面上并包括电性连接至连接垫的重布线层。支撑构件包括玻璃板以及连接至玻璃板的绝缘层。
-
-
-
-
-
-
-
-
-
搜索结果
1071 条记录 (耗时 0.038 秒)
