公开(公告)号：TW201714280A

公开(公告)日：2017-04-16

申请号：TW105114651

申请日：2016-05-12

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 吳鐵將 ,  WU, TIEH-CHIANG ,  施信益 ,  SHIH, SHING-YIH

IPC分类号： H01L27/108 ,  H01L29/41

CPC分类号： H01L29/42368 ,  H01L21/26506 ,  H01L27/10823 ,  H01L27/10876 ,  H01L29/0649 ,  H01L29/4236 ,  H01L29/78

摘要： 本發明凹入式陣列元件，包含一閘極溝槽，穿過主動區，該閘極溝槽包括一第一側壁、一第二側壁以及一底表面。一突起部，位於閘極溝槽底部。突起部具有兩相對側壁以及一頂端部分，該底表面包括該頂端部分的表面與該兩相對側壁的表面。一閘極氧化層，位於第一側壁、第二側壁，及底表面上。閘極氧化層於第一側壁、第二側壁具有第一厚度，於突起部的兩相對側壁上具有第二厚度，於突起部的頂端部分具有第三厚度，其中第一厚度大於第二厚度，第二厚度大於第三厚度。

简体摘要： 本发明凹入式数组组件，包含一闸极沟槽，穿过主动区，该闸极沟槽包括一第一侧壁、一第二侧壁以及一底表面。一突起部，位于闸极沟槽底部。突起部具有两相对侧壁以及一顶端部分，该底表面包括该顶端部分的表面与该两相对侧壁的表面。一闸极氧化层，位于第一侧壁、第二侧壁，及底表面上。闸极氧化层于第一侧壁、第二侧壁具有第一厚度，于突起部的两相对侧壁上具有第二厚度，于突起部的顶端部分具有第三厚度，其中第一厚度大于第二厚度，第二厚度大于第三厚度。

公开(公告)号：TWI571942B

公开(公告)日：2017-02-21

申请号：TW104133156

申请日：2015-10-08

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 吳鐵將 ,  WU, TIEH-CHIANG ,  施信益 ,  SHIH, SHING-YIH

IPC分类号： H01L21/56

CPC分类号： H01L21/4853 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/486 ,  H01L21/561 ,  H01L21/6836 ,  H01L21/76831 ,  H01L21/7684 ,  H01L23/147 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/562 ,  H01L24/16 ,  H01L24/81 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/16227 ,  H01L2224/81007 ,  H01L2224/81192 ,  H01L2224/97 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2224/81

公开(公告)号：TWI560831B

公开(公告)日：2016-12-01

申请号：TW104140513

申请日：2015-12-03

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 施信益 ,  SHIH, SHING-YIH ,  姜序 ,  CHIANG, HSU

IPC分类号： H01L23/48 ,  H01L23/538 ,  H01L23/31

CPC分类号： H01L23/585 ,  H01L21/6835 ,  H01L21/6836 ,  H01L22/14 ,  H01L23/16 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/552 ,  H01L23/562 ,  H01L24/16 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/37001 ,  H01L2224/81 ,  H01L2224/83

公开(公告)号：TW201717343A

公开(公告)日：2017-05-16

申请号：TW105100027

申请日：2016-01-04

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 施信益 ,  SHIH, SHING-YIH

IPC分类号： H01L23/488 ,  H01L23/522

CPC分类号： H01L2224/48091 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

摘要： 一種封裝上封裝構件，包含一底部晶片封裝，包含一中介層，具有第一側及第二側；至少一晶片，設於中介層第一側上一晶片設置區域內；複數個導孔元件，設於中介層第一側上一週邊區域內，其中各該導孔元件包含一基材部及一連接部，且該連接部耦接該基材部；一成型模料，設於該第一側上，該成型模料包圍該晶片及該導孔元件；以及複數個焊錫凸塊，設於該第二側上。一頂部晶片封裝，設於該底部晶片封裝上且經由該些導孔元件與該底部晶片封裝電連接。

简体摘要： 一种封装上封装构件，包含一底部芯片封装，包含一中介层，具有第一侧及第二侧；至少一芯片，设于中介层第一侧上一芯片设置区域内；复数个导孔组件，设于中介层第一侧上一周边区域内，其中各该导孔组件包含一基材部及一连接部，且该连接部耦接该基材部；一成型模料，设于该第一侧上，该成型模料包围该芯片及该导孔组件；以及复数个焊锡凸块，设于该第二侧上。一顶部芯片封装，设于该底部芯片封装上且经由该些导孔组件与该底部芯片封装电连接。

公开(公告)号：TW201701429A

公开(公告)日：2017-01-01

申请号：TW104125047

申请日：2015-08-03

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 施信益 ,  SHIH, SHING-YIH

IPC分类号： H01L23/48 ,  H01L23/28

CPC分类号： H01L2224/16225 ,  H01L2924/181 ,  H01L2924/00012

摘要： 本發明提供一種半導體元件，包含有一晶片，其具有一主動面以及一背面，相對於該主動面；一成型模料，封蓋住該晶片的該主動面以外的部分；一重佈線層，設於該主動面上以及該成型模料上，其中該重佈線層係電連接該晶片；以及一應力緩和結構特徵，埋設於該成型模料中。

简体摘要： 本发明提供一种半导体组件，包含有一芯片，其具有一主动面以及一背面，相对于该主动面；一成型模料，封盖住该芯片的该主动面以外的部分；一重布线层，设于该主动面上以及该成型模料上，其中该重布线层系电连接该芯片；以及一应力缓和结构特征，埋设于该成型模料中。

公开(公告)号：TW201714267A

公开(公告)日：2017-04-16

申请号：TW104140518

申请日：2015-12-03

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 施信益 ,  SHIH, SHING-YIH ,  施能泰 ,  SHIH, NENG-TAI

IPC分类号： H01L23/498 ,  H01L23/538 ,  H01L23/31

CPC分类号： H01L25/105 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49866 ,  H01L23/49894 ,  H01L23/5389 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/81 ,  H01L24/83 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/13166 ,  H01L2224/13184 ,  H01L2224/13187 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/381 ,  H01L2924/00012 ,  H01L2224/32145 ,  H01L2224/81 ,  H01L2924/04941 ,  H01L2924/00 ,  H01L2224/45099

摘要： 一種封裝上封裝構件，包含有一下晶片封裝，包含有：一中介層，其具有一第一面以及相對該第一面的一第二面；至少一晶片，經由複數個凸塊安置於該第一面的一晶片安裝區域內；一成型模料，設於該第一面，鄰近該至少一晶片；複數個週邊凸塊結構，位於一週邊區域內，且貫穿該成型模料，其中各該週邊凸塊結構包含一埋入在該成型模料內的導電柱體以及一直接堆疊在該導電柱體的部分穿模導孔；複數個錫球，設置於該第二面上；及一上晶片封裝，設置於該下晶片封裝之上，連接該複數個週邊凸塊結構。

简体摘要： 一种封装上封装构件，包含有一下芯片封装，包含有：一中介层，其具有一第一面以及相对该第一面的一第二面；至少一芯片，经由复数个凸块安置于该第一面的一芯片安装区域内；一成型模料，设于该第一面，邻近该至少一芯片；复数个周边凸块结构，位于一周边区域内，且贯穿该成型模料，其中各该周边凸块结构包含一埋入在该成型模料内的导电柱体以及一直接堆栈在该导电柱体的部分穿模导孔；复数个锡球，设置于该第二面上；及一上芯片封装，设置于该下芯片封装之上，连接该复数个周边凸块结构。

公开(公告)号：TW201709357A

公开(公告)日：2017-03-01

申请号：TW104133156

申请日：2015-10-08

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 吳鐵將 ,  WU, TIEH-CHIANG ,  施信益 ,  SHIH, SHING-YIH

IPC分类号： H01L21/56

CPC分类号： H01L21/4853 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/486 ,  H01L21/561 ,  H01L21/6836 ,  H01L21/76831 ,  H01L21/7684 ,  H01L23/147 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/562 ,  H01L24/16 ,  H01L24/81 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/16227 ,  H01L2224/81007 ,  H01L2224/81192 ,  H01L2224/97 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2224/81

摘要： 本發明提供一種晶圓級封裝的製作方法。先提供一基板，具有一上表面以及一下表面；於該上表面形成一第一介電層；於該第一介電層上形成一重佈線層，其中該包含至少一第二介電層與至少一金屬層；於該重佈線層上形成一第一鈍化層；於該第一鈍化層中形成凸塊；將一晶片安置於該重佈線層上，其中該晶片係透過該凸塊電連接該重佈線層中的該金屬層；於該第一鈍化層上及該晶片旁形成一成型模料；研磨該基板的該下表面，直到達到該基板的一預定剩餘厚度；以及於該基板中形成複數個穿板通孔。

简体摘要： 本发明提供一种晶圆级封装的制作方法。先提供一基板，具有一上表面以及一下表面；于该上表面形成一第一介电层；于该第一介电层上形成一重布线层，其中该包含至少一第二介电层与至少一金属层；于该重布线层上形成一第一钝化层；于该第一钝化层中形成凸块；将一芯片安置于该重布线层上，其中该芯片系透过该凸块电连接该重布线层中的该金属层；于该第一钝化层上及该芯片旁形成一成型模料；研磨该基板的该下表面，直到达到该基板的一预定剩余厚度；以及于该基板中形成复数个穿板通孔。

公开(公告)号：TW201701443A

公开(公告)日：2017-01-01

申请号：TW104128257

申请日：2015-08-28

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 施信益 ,  SHIH, SHING-YIH ,  施能泰 ,  SHIH, NENG-TAI ,  姜序 ,  CHIANG, HSU

IPC分类号： H01L23/538

CPC分类号： H01L23/3171 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/15 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49894 ,  H01L23/5383 ,  H01L23/5384 ,  H01L2221/68318 ,  H01L2221/68345 ,  H01L2221/68381 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/18161 ,  H05K1/181 ,  H01L2924/00 ,  H01L2224/81

摘要： 本發明公開一半導體元件，包含一中介層，具有一第一面及相對於第一面的第二面，其中該中介層包含一重佈線層，該重佈線層包含一位於該第一面的第一鈍化層與一位於該第二面的第二鈍化層；至少一晶片，藉由複數個貫穿該第一鈍化層的第一凸塊安裝在該第一面的該第一鈍化層上；一成型模料，設置在該第一面上，覆蓋住該晶片與該第一鈍化層的頂面；以及複數個焊接凸塊，設置在該第二面的該第二鈍化層上。

简体摘要： 本发明公开一半导体组件，包含一中介层，具有一第一面及相对于第一面的第二面，其中该中介层包含一重布线层，该重布线层包含一位于该第一面的第一钝化层与一位于该第二面的第二钝化层；至少一芯片，借由复数个贯穿该第一钝化层的第一凸块安装在该第一面的该第一钝化层上；一成型模料，设置在该第一面上，覆盖住该芯片与该第一钝化层的顶面；以及复数个焊接凸块，设置在该第二面的该第二钝化层上。

公开(公告)号：TW201714262A

公开(公告)日：2017-04-16

申请号：TW104140513

申请日：2015-12-03

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 施信益 ,  SHIH, SHING-YIH ,  姜序 ,  CHIANG, HSU

IPC分类号： H01L23/48 ,  H01L23/538 ,  H01L23/31

CPC分类号： H01L23/585 ,  H01L21/6835 ,  H01L21/6836 ,  H01L22/14 ,  H01L23/16 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/552 ,  H01L23/562 ,  H01L24/16 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/37001 ,  H01L2224/81 ,  H01L2224/83

摘要： 本發明披露一種半導體裝置，包含有：一中介層，具有一第一側以及相對該第一側的一第二側；一第一半導體裸晶，經由複數個第一凸塊固定設置於該中介層的該第一側上的一第一晶片安置區域內；一第二半導體裸晶，設置於該中介層的該第一側上的一第二晶片安置區域內，其中該第二晶片安置區域鄰近該第一晶片安置區域；一環狀支撐結構，設置於該中介層的該第一側上且包圍該第一晶片安置區域以及該第二晶片安置區域；以及複數個錫球，設置在該中介層的該第二側上。

简体摘要： 本发明披露一种半导体设备，包含有：一中介层，具有一第一侧以及相对该第一侧的一第二侧；一第一半导体裸晶，经由复数个第一凸块固定设置于该中介层的该第一侧上的一第一芯片安置区域内；一第二半导体裸晶，设置于该中介层的该第一侧上的一第二芯片安置区域内，其中该第二芯片安置区域邻近该第一芯片安置区域；一环状支撑结构，设置于该中介层的该第一侧上且包围该第一芯片安置区域以及该第二芯片安置区域；以及复数个锡球，设置在该中介层的该第二侧上。

公开(公告)号：TW201643996A

公开(公告)日：2016-12-16

申请号：TW104122464

申请日：2015-07-13

申请人： 華亞科技股份有限公司 ,  INOTERA MEMORIES, INC.

发明人： 施信益 ,  SHIH, SHING-YIH ,  施能泰 ,  SHIH, NENG-TAI

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L23/3157 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/97 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： 一種PoP堆疊封裝構件，包含有一底部晶片封裝以及一上部晶片封裝，疊設於該底部晶片封裝上。底部晶片封裝包含一中介層，具有一第一面以及一相對第一面的第二面；至少一主動晶片，經由複數個第一凸塊安裝在第一面，且位於一晶片接合區域內；至少一矽穿通孔(TSV)晶片，安裝在第一面，位於晶片接合區域旁的一周邊區域內，其中TSV晶片包含至少一TSV連接結構，經由周邊區域內的複數個第二凸塊安置在第一面上；一成型模料，設於第一面，覆蓋主動晶片及TSV晶片；以及複數個焊接錫球，設於第二面。

简体摘要： 一种PoP堆栈封装构件，包含有一底部芯片封装以及一上部芯片封装，叠设于该底部芯片封装上。底部芯片封装包含一中介层，具有一第一面以及一相对第一面的第二面；至少一主动芯片，经由复数个第一凸块安装在第一面，且位于一芯片接合区域内；至少一硅穿通孔(TSV)芯片，安装在第一面，位于芯片接合区域旁的一周边区域内，其中TSV芯片包含至少一TSV连接结构，经由周边区域内的复数个第二凸块安置在第一面上；一成型模料，设于第一面，覆盖主动芯片及TSV芯片；以及复数个焊接锡球，设于第二面。