利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

74 条记录 (耗时 0.029 秒)

    Coding techniques for improving the sense margin in content addressable memories
    1.
    发明授权
    Coding techniques for improving the sense margin in content addressable memories 有权
    用于改善内容可寻址存储器中的检测边缘的编码技术

    公开(公告)号：US07881089B2

    公开(公告)日：2011-02-01

    申请号：US12392049

    申请日：2009-02-24

    申请人： Michele M. Franceschini ,  Chung H. Lam ,  Luis A. Lastras ,  Bipin Rajendran

    发明人： Michele M. Franceschini ,  Chung H. Lam ,  Luis A. Lastras ,  Bipin Rajendran

    IPC分类号： G11C15/00

    CPC分类号： G11C15/00 ,  G11C7/1006 ,  G11C13/0004 ,  G11C15/02 ,  G11C15/046

    摘要： A content addressable memory using encoded data words and search words, and techniques for operating such device. In one embodiment, the data word is transformed into a code word guaranteeing a mismatch of at least two code word bits of different binary values during the memory search operation when the data word does not match a search word. In another embodiment, the search word is transformed into a search code such that the Hamming distance between the code word and the search code is greater than a given threshold when there is a mismatch of at least one bit between the data word and the search word.

    摘要翻译： 使用编码数据字和搜索词的内容可寻址存储器，以及用于操作这样的设备的技术。 在一个实施例中，当数据字与搜索词不匹配时，数据字被转换成保证在存储器搜索操作期间不同二进制值的至少两个码字位的失配的码字。 在另一个实施例中，搜索词被变换成搜索码，使得当数据字和搜索词之间存在至少一个比特的不匹配时，码字和搜索码之间的汉明距离大于给定阈值 。

    CODING TECHNIQUES FOR IMPROVING THE SENSE MARGIN IN CONTENT ADDRESSABLE MEMORIES
    2.
    发明申请
    CODING TECHNIQUES FOR IMPROVING THE SENSE MARGIN IN CONTENT ADDRESSABLE MEMORIES 有权
    用于改善内容可寻址存储器中的感应信号的编码技术

    公开(公告)号：US20100214811A1

    公开(公告)日：2010-08-26

    申请号：US12392049

    申请日：2009-02-24

    申请人： Michele M. Franceschini ,  Chung H. Lam ,  Luis A. Lastras ,  Bipin Rajendran

    发明人： Michele M. Franceschini ,  Chung H. Lam ,  Luis A. Lastras ,  Bipin Rajendran

    IPC分类号： G11C15/00

    CPC分类号： G11C15/00 ,  G11C7/1006 ,  G11C13/0004 ,  G11C15/02 ,  G11C15/046

    摘要： A content addressable memory using encoded data words and search words, and techniques for operating such device. In one embodiment, the data word is transformed into a code word guaranteeing a mismatch of at least two code word bits of different binary values during the memory search operation when the data word does not match a search word. In another embodiment, the search word is transformed into a search code such that the Hamming distance between the code word and the search code is greater than a given threshold when there is a mismatch of at least one bit between the data word and the search word.

    摘要翻译： 使用编码数据字和搜索词的内容可寻址存储器，以及用于操作这样的设备的技术。 在一个实施例中，当数据字与搜索词不匹配时，数据字被转换成保证在存储器搜索操作期间不同二进制值的至少两个码字位的失配的码字。 在另一个实施例中，搜索词被变换成搜索码，使得当数据字和搜索词之间存在至少一个比特的不匹配时，码字和搜索码之间的汉明距离大于给定阈值 。

    Correction of structured burst errors in data
    5.
    发明授权
    Correction of structured burst errors in data 有权
    纠正数据中的结构突发错误

    公开(公告)号：US09071277B1

    公开(公告)日：2015-06-30

    申请号：US13556561

    申请日：2012-07-24

    申请人： Michele M. Franceschini ,  Luis A. Lastras-Montano

    发明人： Michele M. Franceschini ,  Luis A. Lastras-Montano

    IPC分类号： H03M13/29 ,  G06F11/10 ,  H03M13/15 ,  H04L1/00

    CPC分类号： H03M13/15 ,  H03M13/152 ,  H03M13/17 ,  H03M13/2906 ,  H04L1/0045

    摘要： Correction of structured burst errors in data is provided by a system that includes an encoder and is configured for performing a method. The method includes receiving data that includes a plurality of subsets of data. The data is encoded by an encoder using a combination of a first error correcting code and a second error correcting code. The first error correcting code is configured to provide error recovery from a structured burst error in one of the subsets of data, the structured burst error having a length less than a specified maximum length. The second error correcting code is configured to extend the first error correcting code to provide error recovery from the structured burst error in any of the subsets of data. The encoded data is output.

    摘要翻译： 数据中的结构化突发错误的校正由包括编码器并且被配置为执行方法的系统提供。 该方法包括接收包括多个数据子集的数据。 数据由编码器使用第一纠错码和第二纠错码的组合进行编码。 第一纠错码被配置为从数据子集之一中的结构化突发错误提供错误恢复，结构化突发错误的长度小于指定的最大长度。 第二纠错码被配置为扩展第一纠错码，以便在数据子集中的结构化突发错误中提供错误恢复。 输出编码数据。

    Reclaiming discarded solid state devices
    6.
    发明授权
    Reclaiming discarded solid state devices 有权
    回收废弃的固态设备

    公开(公告)号：US08868978B2

    公开(公告)日：2014-10-21

    申请号：US13396020

    申请日：2012-02-14

    申请人： Michele M. Franceschini ,  Ashish Jagmohan ,  Luis A. Lastras-Montano ,  Mayank Sharma

    发明人： Michele M. Franceschini ,  Ashish Jagmohan ,  Luis A. Lastras-Montano ,  Mayank Sharma

    IPC分类号： G06F11/00

    CPC分类号： G11C29/56008 ,  G06F11/2289 ,  G06F11/3409 ,  G11C16/349

    摘要： Discarded memory devices unfit for an original purpose can be reclaimed for reuse for another purpose. The discarded memory devices are tested and evaluated to determine the level of performance degradation therein. A set of an alternate usage and an information encoding scheme to facilitate a reuse of the tested memory device is identified based on the evaluation of the discarded memory device. A memory chip controller may be configured to facilitate usage of reclaimed memory devices by enabling a plurality of encoding schemes therein. Further, a memory device can be configured to facilitate diagnosis of the functionality, and to facilitate usage as a discarded memory unit. Waste due to discarded memory devices can be thereby reduced.

    摘要翻译： 废弃的不适合原始目的的存储设备可以回收再利用用于另一目的。 对废弃的存储器件进行测试和评估，以确定其中性能下降的程度。 基于对废弃的存储器件的评估来识别一组替代使用和信息编码方案，以便于重新使用被测试的存储器件。 存储器芯片控制器可以被配置为通过使能其中的多个编码方案来促进再生存储器件的使用。 此外，存储器装置可以被配置为便于诊断功能，并且便于作为丢弃的存储器单元的使用。 因此可以减少由于废弃的存储器件造成的浪费。

    Memory reading method for resistance drift mitigation
    9.
    发明授权
    Memory reading method for resistance drift mitigation 有权
    电阻漂移缓解的记忆读取方法

    公开(公告)号：US07929338B2

    公开(公告)日：2011-04-19

    申请号：US12392032

    申请日：2009-02-24

    申请人： Michele M. Franceschini ,  John P. Karidis ,  Luis A. Lastras

    发明人： Michele M. Franceschini ,  John P. Karidis ,  Luis A. Lastras

    IPC分类号： G11C11/00

    CPC分类号： G11C13/004 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0033 ,  G11C2013/0052

    摘要： Techniques for reading phase change memory that mitigate resistance drift. One contemplated method includes apply a plurality of electrical input signals to the memory cell. The method includes measuring a plurality of electrical output signals from the memory cell resulting from the plurality of electrical input signals. The method includes calculating an invariant component of the plurality of electrical output signals dependent on the configuration of amorphous material in the memory cell. The method also includes determining a memory state of the memory cell based on the invariant component. In one embodiment of the invention, the method further includes mapping the plurality of electrical output signals to a measurements region of a plurality of measurements regions. The measurements regions correspond to memory states of the memory cell.

    摘要翻译： 读取相变存储器的技术，减轻电阻漂移。 一种预期的方法包括将多个电输入信号应用于存储器单元。 该方法包括从多个电输入信号测量来自存储器单元的多个电输出信号。 该方法包括根据存储单元中非晶材料的配置来计算多个电输出信号的不变分量。 该方法还包括基于不变分量来确定存储器单元的存储器状态。 在本发明的一个实施例中，该方法还包括将多个电输出信号映射到多个测量区域的测量区域。 测量区域对应于存储器单元的存储器状态。

    ADJUSTABLE WRITE BINS FOR MULTI-LEVEL ANALOG MEMORIES
    10.
    发明申请
    ADJUSTABLE WRITE BINS FOR MULTI-LEVEL ANALOG MEMORIES 有权
    用于多级模拟记忆体的可调写文字

    公开(公告)号：US20110069521A1

    公开(公告)日：2011-03-24

    申请号：US12566430

    申请日：2009-09-24

    申请人： Ibrahim M. Elfadel ,  Michele M. Franceschini ,  Luis A. Lastras-Montano ,  Thomas Mittelholzer ,  Mayank Sharma

    发明人： Ibrahim M. Elfadel ,  Michele M. Franceschini ,  Luis A. Lastras-Montano ,  Thomas Mittelholzer ,  Mayank Sharma

    IPC分类号： G11C27/00 ,  G11C11/00

    CPC分类号： G11C8/10 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0069 ,  G11C27/005 ,  G11C2013/0083

    摘要： An analog memory having adjustable write bins including a system for writing to the memory. The system includes a write apparatus interpreting one or more write control signals, generating a write signal, and applying the write signal at a selected memory location to store a desired content. The selected memory location is subject to data dependent noise and is capable of storing a range of values grouped into “n” bins configured such that the average cost to write to at least “n-1” of the bins is within a threshold of a target cost for the selected analog memory location. The system also includes a read apparatus. The system further includes write control circuitry that includes a write signal selector selecting the one or more write control signals responsive to the desired content, current content of the selected memory location, and a bin associated with the desired content.

    摘要翻译： 具有可调节写入箱的模拟存储器，包括用于向存储器写入的系统。 该系统包括解释一个或多个写入控制信号的写入装置，产生写入信号，以及在选择的存储器位置处施加写入信号以存储所需的内容。 所选择的存储器位置受到数据相关噪声的影响，并且能够存储被分配到“n”个存储槽中的值的范围，其被配置为使得写入至少“n-1”个存储单元的平均成本在 所选模拟存储器位置的目标成本。 该系统还包括读取装置。 该系统还包括写控制电路，其包括响应于期望内容选择一个或多个写入控制信号的写入信号选择器，所选择的存储器位置的当前内容以及与期望内容相关联的存储区。