公开(公告)号：US20090298279A1

公开(公告)日：2009-12-03

申请号：US12394248

申请日：2009-02-27

申请人： Frank Feustel ,  Kai Frohberg ,  Thomas Werner

发明人： Frank Feustel ,  Kai Frohberg ,  Thomas Werner

IPC分类号： H01L21/4763

CPC分类号： H01L21/76814 ,  H01L21/02063 ,  H01L21/67745 ,  H01L21/76843 ,  H01L21/76877

摘要： In a manufacturing sequence for forming metallization levels of semiconductor devices, out-gassing of volatile components after an etch process may be initiated immediately after the etch process, thereby reducing the probability of creating contaminants in other substrates and transport carriers during transport activities. Consequently, the defect rate of deposition-related irregularities in the metallization level may be reduced.

摘要翻译： 在用于形成半导体器件的金属化水平的制造顺序中，可以在蚀刻工艺之后立即开始蚀刻工艺之后的挥发性组分的排气，从而降低在运输活动期间在其它基底和运输载体中产生污染物的可能性。 因此，可以降低金属化水平的沉积相关不规则性的缺陷率。

公开(公告)号：US20090246951A1

公开(公告)日：2009-10-01

申请号：US12354884

申请日：2009-01-16

申请人： Frank Feustel ,  Thomas Werner ,  Juergen Boemmels

发明人： Frank Feustel ,  Thomas Werner ,  Juergen Boemmels

IPC分类号： H01L21/768

CPC分类号： H01L21/76811 ,  H01L21/76808 ,  H01L21/76813 ,  H01L2221/1063

摘要： By forming a hardmask layer in combination with one or more cap layers, undue exposure of a sensitive dielectric material to resist stripping etch ambients may be reduced and integrity of the hardmask may also be maintained so that the trench etch process may be performed with a high degree of etch selectivity during the patterning of openings in a metallization layer of a semiconductor device.

摘要翻译： 通过与一个或多个覆盖层组合形成硬掩模层，可能会降低敏感介电材料过度曝光以抵抗剥离蚀刻环境，并且还可以保持硬掩模的完整性，使得沟槽蚀刻工艺可以用高 在半导体器件的金属化层中的开口图案化期间的蚀刻选择性程度。

公开(公告)号：US20090194845A1

公开(公告)日：2009-08-06

申请号：US12173268

申请日：2008-07-15

申请人： Thomas Werner ,  Frank Feustel ,  Kai Frohberg

发明人： Thomas Werner ,  Frank Feustel ,  Kai Frohberg

IPC分类号： H01L21/768 ,  H01L21/02 ,  H01L29/92

CPC分类号： H01L27/10852 ,  H01L28/40

摘要： By forming metal capacitors in the metallization structures of semiconductor devices, complex manufacturing sequences in the device level may be avoided. The process of manufacturing the metal capacitors may be performed on the basis of well-established patterning regimes of modern metallization systems by using appropriately selected etch stop materials, which may enable a high degree of compatibility for forming via openings in a metallization layer while providing a capacitor dielectric of a desired high dielectric constant in the capacitor.

摘要翻译： 通过在半导体器件的金属化结构中形成金属电容器，可以避免器件级的复杂制造顺序。 制造金属电容器的过程可以通过使用适当选择的蚀刻停止材料，通过使用适当选择的蚀刻停止材料，基于现代金属化系统的良好建立的图案化方案来进行，这可以使得能够在金属化层中形成通孔以高度的相容性同时提供金属化层 电容器中所需的高介电常数的电容器电介质。

公开(公告)号：US20090140348A1

公开(公告)日：2009-06-04

申请号：US12131429

申请日：2008-06-02

申请人： Kai Frohberg ,  Frank Feustel ,  Thomas Werner ,  Uwe Griebenow

发明人： Kai Frohberg ,  Frank Feustel ,  Thomas Werner ,  Uwe Griebenow

IPC分类号： H01L27/092 ,  H01L21/311

CPC分类号： H01L21/823425 ,  H01L21/823412 ,  H01L21/823807 ,  H01L29/665 ,  H01L29/7843

摘要： By providing a protection layer for suppressing stress relaxation in a tensile-stressed dielectric material during a dual stress liner approach, performance of N-channel transistors may be increased, while nevertheless maintaining a high degree of compatibility with conventional dual stress liner approaches.

摘要翻译： 通过在双重应力衬垫法期间提供用于抑制拉应力电介质材料中的应力松弛的保护层，可以增加N沟道晶体管的性能，同时保持与常规双重应力衬垫方法的高度兼容性。

公开(公告)号：US20080131796A1

公开(公告)日：2008-06-05

申请号：US11755245

申请日：2007-05-30

申请人： Thomas Werner ,  Frank Feustel ,  Kai Frohberg

发明人： Thomas Werner ,  Frank Feustel ,  Kai Frohberg

IPC分类号： H01L23/58 ,  G03F7/207

CPC分类号： H01L22/20 ,  G03F7/70625 ,  G03F7/70641 ,  H01L22/12

摘要： By encoding process-related non-uniformities, such as different height levels, which may be caused by CMP or other processes during the fabrication of complex device levels, such as metallization structures, respective focus parameter settings may be efficiently evaluated on the basis of well-established CD measurement techniques.

摘要翻译： 通过编码过程相关的不均匀性，例如不同的高度级别，其可以由制造复杂器件级别（例如金属化结构）期间的CMP或其它工艺引起，可以基于阱有效地评估各个焦点参数设置 - 建立CD测量技术。

公开(公告)号：US20060246627A1

公开(公告)日：2006-11-02

申请号：US11284292

申请日：2005-11-21

申请人： Frank Feustel ,  Matthias Lehr ,  Frank Kuechenmeister

发明人： Frank Feustel ,  Matthias Lehr ,  Frank Kuechenmeister

IPC分类号： H01L21/00

CPC分类号： H01L23/295 ,  H01L21/563 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/1433 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

摘要： During the formation of an underfill material provided between a carrier substrate and a semiconductor chip, a common motion of particles contained in the underfill material is initiated towards the semiconductor chip, thereby adjusting the thermal and mechanical behavior of the underfill material. For instance, by applying an external force, such as gravity, a depletion zone with respect to the filler particles may be created in the vicinity of the carrier substrate, while a high particle concentration may be obtained in the vicinity of the semiconductor chip. Hence, thermal and mechanical stress redistribution by means of the underfill material may be enhanced.

摘要翻译： 在载体基板和半导体芯片之间形成的底部填充材料的形成期间，向底部填充材料中包含的颗粒的共同运动开始朝向半导体芯片，由此调整底部填充材料的热和机械性能。 例如，通过施加诸如重力的外力，可能在载体基板附近产生相对于填料颗粒的耗尽区，而在半导体芯片附近可以获得高的颗粒浓度。 因此，可以增强借助于底部填充材料的热和机械应力再分配。

公开(公告)号：US09318468B2

公开(公告)日：2016-04-19

申请号：US13300913

申请日：2011-11-21

申请人： Thomas Werner ,  Michael Grillberger ,  Frank Feustel

发明人： Thomas Werner ,  Michael Grillberger ,  Frank Feustel

IPC分类号： H01L23/34 ,  H01L25/065

CPC分类号： H01L25/0657 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06589 ,  H01L2924/1305 ,  H01L2924/00 ,  H01L2924/00014

摘要： In a three-dimensional chip configuration, a heat spreading material may be positioned between adjacent chips and also between a chip and a carrier substrate, thereby significantly enhancing heat dissipation capability. Furthermore, appropriately sized and positioned through holes in the heat spreading material may enable electrical chip-to-chip connections, while responding thermally conductive connectors may extend to the heat sink without actually contacting the corresponding chips.

摘要翻译： 在三维芯片构造中，散热材料可以位于相邻的芯片之间以及芯片和载体衬底之间，从而显着提高散热能力。 此外，通过散热材料中的孔的适当尺寸和定位可以实现电芯片到芯片的连接，而响应的导热连接器可以延伸到散热器而不实际接触相应的芯片。

公开(公告)号：US09245860B2

公开(公告)日：2016-01-26

申请号：US12710458

申请日：2010-02-23

申请人： Frank Feustel ,  Kai Frohberg ,  Thomas Werner

发明人： Frank Feustel ,  Kai Frohberg ,  Thomas Werner

IPC分类号： H01L23/488 ,  H01L21/60 ,  H01L23/00

CPC分类号： H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/0401 ,  H01L2224/05001 ,  H01L2224/05082 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11472 ,  H01L2224/11474 ,  H01L2224/11849 ,  H01L2224/11901 ,  H01L2224/13006 ,  H01L2224/13022 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/10253 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00

摘要： In a metallization system of a complex semiconductor device, metal pillars, such as copper pillars, may be formed in a nail-like configuration in order to reduce the maximum mechanical stress acting on the metallization system while providing a required contact surface for connecting to the package substrate. The nail-like configuration may be obtained on the basis of appropriately configured resist masks.

摘要翻译： 在复杂半导体器件的金属化系统中，金属柱（例如铜柱）可以形成为钉状构造，以便减小作用在金属化系统上的最大机械应力，同时提供所需的接触表面以连接到 封装衬底。 可以基于适当配置的抗蚀剂掩模获得钉状构造。

公开(公告)号：US08735237B2

公开(公告)日：2014-05-27

申请号：US13524582

申请日：2012-06-15

申请人： Uwe Griebenow ,  Kai Frohberg ,  Frank Feustel ,  Thomas Werner

发明人： Uwe Griebenow ,  Kai Frohberg ,  Frank Feustel ,  Thomas Werner

IPC分类号： H01L21/336 ,  H01L29/10

CPC分类号： H01L29/66636 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7848

摘要： The thickness of drain and source areas may be reduced by a cavity etch used for refilling the cavities with an appropriate semiconductor material, wherein, prior to the epitaxial growth, an implantation process may be performed so as to allow the formation of deep drain and source areas without contributing to unwanted channel doping for a given critical gate height. In other cases, the effective ion blocking length of the gate electrode structure may be enhanced by performing a tilted implantation step for incorporating deep drain and source regions.

摘要翻译： 漏极和源极区域的厚度可以通过用适合的半导体材料重新填充空腔的腔蚀刻来减小，其中，在外延生长之前，可以进行注入工艺以便形成深的漏极和源极 对于给定的关键栅极高度，没有有助于不期望的沟道掺杂的区域。 在其他情况下，可以通过执行用于引入深漏极和源极区域的倾斜注入步骤来增强栅电极结构的有效离子阻挡长度。

公开(公告)号：US08698312B2

公开(公告)日：2014-04-15

申请号：US11046986

申请日：2005-01-31

申请人： James Werking ,  Frank Feustel ,  Christian Zistl ,  Peter Huebler

发明人： James Werking ,  Frank Feustel ,  Christian Zistl ,  Peter Huebler

IPC分类号： H01L23/48

CPC分类号： H01L21/76835 ,  H01L21/76801 ,  H01L21/76807 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： The introduction of dielectric material of enhanced mechanical stability, such as silicon dioxide or fluorine-doped silicon dioxide, into the via level of a low-k interconnect structure provides an increased overall mechanical stability, especially during the packaging of the device. Consequently, cracking and delamination, as frequently observed in high end low-k interconnect structures, may significantly be reduced, even if organic package substrates are used.

摘要翻译： 将诸如二氧化硅或氟掺杂二氧化硅的增强的机械稳定性的介电材料引入到低k互连结构的通孔水平中，特别是在器件的封装期间提供了更高的总体机械稳定性。 因此，即使使用有机封装基板，在高端低k互连结构中经常观察到的裂纹和分层也可能显着降低。