公开(公告)号：US20060202266A1

公开(公告)日：2006-09-14

申请号：US11080765

申请日：2005-03-14

申请人： Marko Radosavljevic ,  Suman Datta ,  Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Mark Doczy ,  Amian Majumdar ,  Robert Chau

发明人： Marko Radosavljevic ,  Suman Datta ,  Brian Doyle ,  Jack Kavalieros ,  Justin Brask ,  Mark Doczy ,  Amian Majumdar ,  Robert Chau

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L29/41791 ,  H01L21/3141 ,  H01L23/485 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/785 ,  H01L29/78621 ,  H01L29/78681 ,  H01L29/78684 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device comprising a gate electrode formed on a gate dielectric layer formed on a semiconductor film. A pair of source/drain regions are formed adjacent the channel region on opposite sides of the gate electrode. The source and drain regions each comprise a semiconductor portion adjacent to and in contact with the semiconductor channel and a metal portion adjacent to and in contact with the semiconductor portion.

摘要翻译： 一种半导体器件，包括形成在形成在半导体膜上的栅极电介质层上的栅电极。 一对源极/漏极区域形成在栅电极的相对侧上的沟道区域附近。 源极和漏极区域各自包括与半导体沟道相邻并与其接触的半导体部分和与半导体部分相邻并与其接触的金属部分。

公开(公告)号：US20070158702A1

公开(公告)日：2007-07-12

申请号：US11322827

申请日：2005-12-30

申请人： Mark Doczy ,  Matthew Metz ,  Justin Brask ,  Robert Chau ,  Gilbert Dewey

发明人： Mark Doczy ,  Matthew Metz ,  Justin Brask ,  Robert Chau ,  Gilbert Dewey

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/00

CPC分类号： H01L29/785 ,  H01L29/4908

摘要： A transistor comprising a semiconductor including a source, a drain, and a channel interposed between the source and the drain; a first dielectric layer having a first thickness, the first dielectric layer being positioned on the channel; a second dielectric layer having a second thickness, the second dielectric layer being positioned on the first dielectric layer; and a gate electrode on the second dielectric layer, wherein the transistor gate is made of a mid-gap metal. A process comprising depositing a first dielectric layer on at least one surface of a semiconductor layer; depositing a second dielectric layer on the first dielectric layer; depositing a layer of mid-gap metal on the second dielectric layer; and patterning and etching the first dielectric layer, the second dielectric layer and the layer of mid-gap metal to create a gate electrode separated from the substrate by a first dielectric and a second dielectric. Other embodiments are disclosed and claimed.

摘要翻译： 一种晶体管，包括：半导体，包括源极，漏极和介于源极和漏极之间的沟道; 具有第一厚度的第一介电层，所述第一介电层位于所述通道上; 具有第二厚度的第二介电层，所述第二介电层位于所述第一介电层上; 以及第二介质层上的栅电极，其中晶体管栅极由中间间隙金属制成。 一种方法，包括在半导体层的至少一个表面上沉积第一介电层; 在所述第一电介质层上沉积第二电介质层; 在所述第二电介质层上沉积中间间隙金属层; 以及对第一电介质层，第二电介质层和中间间隙金属层进行图案化和蚀刻以产生通过第一电介质和第二电介质与衬底分离的栅电极。 公开和要求保护其他实施例。

公开(公告)号：US20070145498A1

公开(公告)日：2007-06-28

申请号：US11320305

申请日：2005-12-27

申请人： Matthew Metz ,  Mark Doczy ,  Justin Brask ,  Robert Chau

发明人： Matthew Metz ,  Mark Doczy ,  Justin Brask ,  Robert Chau

IPC分类号： H01L29/94

CPC分类号： H01L29/0847 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/66636

摘要： Embodiments of the invention provide a device with a metal gate, a high-k gate dielectric layer and reduced oxidation of a substrate beneath the high-k gate dielectric layer. An oxygen-scavenging spacer layer on side walls of the high-k gate dielectric layer and metal gate may reduce such oxidation during high temperature processes.

摘要翻译： 本发明的实施例提供一种具有金属栅极，高k栅极电介质层和在高k栅极电介质层下面的衬底的氧化减少的器件。 在高k栅极电介质层和金属栅极的侧壁上的氧气清除间隔层可以在高温过程中减少这种氧化。

公开(公告)号：US20070138565A1

公开(公告)日：2007-06-21

申请号：US11305452

申请日：2005-12-15

申请人： Suman Datta ,  Mantu Hudait ,  Mark Doczy ,  Jack Kavalleros ,  Majumdar Amlan ,  Justin Brask ,  Been-Yih Jin ,  Matthew Metz ,  Robert Chau

发明人： Suman Datta ,  Mantu Hudait ,  Mark Doczy ,  Jack Kavalleros ,  Majumdar Amlan ,  Justin Brask ,  Been-Yih Jin ,  Matthew Metz ,  Robert Chau

IPC分类号： H01L29/94

CPC分类号： H01L29/7784 ,  H01L21/02178 ,  H01L21/02381 ,  H01L21/02546 ,  H01L21/823807 ,  H01L21/823885 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/092 ,  H01L29/1054 ,  H01L29/122 ,  H01L29/15 ,  H01L29/157 ,  H01L29/205 ,  H01L29/41783 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/7783

摘要： A CMOS device includes a PMOS transistor with a first quantum well structure and an NMOS device with a second quantum well structure. The PMOS and NMOS transistors are formed on a substrate.

摘要翻译： CMOS器件包括具有第一量子阱结构的PMOS晶体管和具有第二量子阱结构的NMOS器件。 PMOS和NMOS晶体管形成在衬底上。

公开(公告)号：US20060046448A1

公开(公告)日：2006-03-02

申请号：US10925517

申请日：2004-08-25

申请人： Chris Barns ,  Matt Prince ,  Mark Doczy ,  Justin Brask ,  Jack Kavalieros

发明人： Chris Barns ,  Matt Prince ,  Mark Doczy ,  Justin Brask ,  Jack Kavalieros

IPC分类号： H01L21/3205 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/517 ,  H01L29/78

摘要： Replacement metal gates may be formed by removing a polysilicon layer from a gate structure. The gate structure may be formed by patterning the polysilicon layer and depositing a spacer layer over the gate structure such that the spacer layer has a first polish rate. The spacer layer is then etched to form a sidewall spacer. An interlayer dielectric is applied over the gate structure with the sidewall spacer. The interlayer dielectric has a second polish rate higher than the first polish rate. A hard mask may also be applied over the gate structure and implanted so that the hard mask may be more readily removed.

摘要翻译： 可以通过从栅极结构去除多晶硅层来形成替代金属栅极。 栅极结构可以通过图案化多晶硅层并在栅极结构上沉积间隔层形成，使得间隔层具有第一抛光速率。 然后对间隔层进行蚀刻以形成侧壁间隔物。 在栅极结构上用侧壁间隔物施加层间电介质。 层间电介质具有比第一抛光速率高的第二抛光速率。 硬掩模也可以施加在栅极结构上并被植入，使得硬掩模可以更容易地去除。

公开(公告)号：US20060030104A1

公开(公告)日：2006-02-09

申请号：US11248737

申请日：2005-10-11

申请人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

发明人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

IPC分类号： H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

摘要翻译： 至少p型和n型半导体器件沉积在包含金属或金属合金栅极的半导体晶片上。 更具体地，在具有n型和p型金属栅极的半导体晶片上形成互补金属氧化物半导体（CMOS）器件。

公开(公告)号：US20050040469A1

公开(公告)日：2005-02-24

申请号：US10946502

申请日：2004-09-20

申请人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

发明人： Mark Doczy ,  Justin Brask ,  Steven Keating ,  Chris Barns ,  Brian Doyle ,  Michael McSwiney ,  Jack Kavalieros ,  John Barnak

IPC分类号： H01L21/3213 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

摘要翻译： 至少p型和n型半导体器件沉积在包含金属或金属合金栅极的半导体晶片上。 更具体地，在具有n型和p型金属栅极的半导体晶片上形成互补金属氧化物半导体（CMOS）器件。

公开(公告)号：US20070126067A1

公开(公告)日：2007-06-07

申请号：US11293753

申请日：2005-12-01

申请人： Michael Hattendorf ,  Justin Brask ,  Justin Sandford ,  Jack Kavalieros ,  Matthew Metz

发明人： Michael Hattendorf ,  Justin Brask ,  Justin Sandford ,  Jack Kavalieros ,  Matthew Metz

IPC分类号： H01L21/338 ,  H01L29/94

CPC分类号： H01L21/28114 ,  H01L21/26586 ,  H01L21/31111 ,  H01L21/31155 ,  H01L21/32136 ,  H01L21/32137 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

摘要： Embodiments of the invention provide a device with a reverse-tapered gate electrode and a gate dielectric layer with a length close to that of the gate length. In an embodiment, this may be done by altering portions of a blanket dielectric layer with one or more angled ion implants, then removing the altered portions of the blanket dielectric layer.

摘要翻译： 本发明的实施例提供一种具有反向锥形栅极电极和栅极电介质层的器件，其长度接近栅极长度。 在一个实施例中，这可以通过用一个或多个成角度的离子注入来改变覆盖介电层的部分，然后去除覆盖介电层的改变的部分来完成。

公开(公告)号：US20050026451A1

公开(公告)日：2005-02-03

申请号：US10632470

申请日：2003-08-01

申请人： Justin Brask ,  Mark Doczy ,  Matthew Metz ,  John Barnak ,  Paul Markworth

发明人： Justin Brask ,  Mark Doczy ,  Matthew Metz ,  John Barnak ,  Paul Markworth

IPC分类号： H01L21/3063 ,  H01L21/28 ,  H01L21/311 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L21/28123 ,  H01L21/31111

摘要： A high-K thin film patterning solution is disclosed to address structural and process limitations of conventional patterning techniques. Subsequent to formation of gate structures adjacent a high-K dielectric layer, a portion of the high-K dielectric layer material is reduced, preferably via exposure to hydrogen gas, to form a reduced portion of the high-K dielectric layer. The reduced portion may be selectively removed utilizing wet etch chemistries to leave behind a trench of desirable geometric properties.

摘要翻译： 公开了一种高K薄膜图形解决方案，以解决常规图案化技术的结构和工艺限制。 在与高K电介质层相邻形成栅极结构之后，优选通过暴露于氢气来降低高K电介质层材料的一部分，以形成高K电介质层的减少的部分。 可以使用湿蚀刻化学物质选择性地去除还原部分，以留下所需几何性质的沟槽。

公开(公告)号：US20050266692A1

公开(公告)日：2005-12-01

申请号：US10859328

申请日：2004-06-01

申请人： Justin Brask ,  Brian Doyle ,  Uday Shah ,  Robert Chau

发明人： Justin Brask ,  Brian Doyle ,  Uday Shah ,  Robert Chau

IPC分类号： H01L21/302 ,  H01L21/308 ,  H01L21/311 ,  H01L21/461 ,  H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/31111 ,  H01L21/3081 ,  H01L21/76838 ,  H01L29/785

摘要： A method of patterning a thin film. The method includes forming a mask on a film to be patterned. The film is then etched in alignment with the mask to form a patterned film having a pair of laterally opposite sidewalls. A protective layer is formed on the pair of laterally opposite sidewalls. Next, the mask is removed from above the patterned film. After removing the mask from the patterned film, the protective layer is removed from the sidewalls.

摘要翻译： 图案化薄膜的方法。 该方法包括在待图案化的膜上形成掩模。 然后将膜与掩模对准地蚀刻以形成具有一对横向相对的侧壁的图案化膜。 在一对横向相对的侧壁上形成保护层。 接下来，从图案化膜的上方去除掩模。 在从图案化的膜去除掩模之后，从侧壁去除保护层。