公开(公告)号：US20050026451A1

公开(公告)日：2005-02-03

申请号：US10632470

申请日：2003-08-01

申请人： Justin Brask ,  Mark Doczy ,  Matthew Metz ,  John Barnak ,  Paul Markworth

发明人： Justin Brask ,  Mark Doczy ,  Matthew Metz ,  John Barnak ,  Paul Markworth

IPC分类号： H01L21/3063 ,  H01L21/28 ,  H01L21/311 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L21/28123 ,  H01L21/31111

摘要： A high-K thin film patterning solution is disclosed to address structural and process limitations of conventional patterning techniques. Subsequent to formation of gate structures adjacent a high-K dielectric layer, a portion of the high-K dielectric layer material is reduced, preferably via exposure to hydrogen gas, to form a reduced portion of the high-K dielectric layer. The reduced portion may be selectively removed utilizing wet etch chemistries to leave behind a trench of desirable geometric properties.

摘要翻译： 公开了一种高K薄膜图形解决方案，以解决常规图案化技术的结构和工艺限制。 在与高K电介质层相邻形成栅极结构之后，优选通过暴露于氢气来降低高K电介质层材料的一部分，以形成高K电介质层的减少的部分。 可以使用湿蚀刻化学物质选择性地去除还原部分，以留下所需几何性质的沟槽。

公开(公告)号：US20050110072A1

公开(公告)日：2005-05-26

申请号：US11018015

申请日：2004-12-20

申请人： Justin Brask ,  Mark Doczy ,  Matthew Metz ,  John Barnak ,  Paul Markworth

发明人： Justin Brask ,  Mark Doczy ,  Matthew Metz ,  John Barnak ,  Paul Markworth

IPC分类号： H01L21/3063 ,  H01L21/28 ,  H01L21/311 ,  H01L21/8238 ,  H01L29/76

CPC分类号： H01L21/28123 ,  H01L21/31111

摘要： A high-K thin film patterning solution is disclosed to address structural and process limitations of conventional patterning techniques. Subsequent to formation of gate structures adjacent a high-K dielectric layer, a portion of the high-K dielectric layer material is reduced, preferably via exposure to hydrogen gas, to form a reduced portion of the high-K dielectric layer. The reduced portion may be selectively removed utilizing wet etch chemistries to leave behind a trench of desirable geometric properties.

公开(公告)号：US20050048794A1

公开(公告)日：2005-03-03

申请号：US10652796

申请日：2003-08-28

申请人： Justin Brask ,  Mark Doczy ,  Scott Hareland ,  John Barnak ,  Matthew Metz ,  Jack Kavalieros ,  Robert Chau

发明人： Justin Brask ,  Mark Doczy ,  Scott Hareland ,  John Barnak ,  Matthew Metz ,  Jack Kavalieros ,  Robert Chau

IPC分类号： H01L21/28 ,  H01L21/30 ,  H01L21/306 ,  H01L21/316 ,  H01L29/51 ,  H01L21/336 ,  H01L21/3205 ,  H01L21/31 ,  H01L21/469

CPC分类号： H01L21/02244 ,  H01L21/02052 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/28167 ,  H01L21/28194 ,  H01L21/3003 ,  H01L21/31612 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31683 ,  H01L21/31691 ,  H01L29/513 ,  H01L29/517

摘要： A method for making a semiconductor device is described. That method comprises forming a metal oxide layer on a substrate, converting at least part of the metal oxide layer to a metal layer; and oxidizing the metal layer to generate a metal oxide high-k gate dielectric layer.

公开(公告)号：US20070069302A1

公开(公告)日：2007-03-29

申请号：US11238445

申请日：2005-09-28

申请人： Been-Yih Jin ,  Robert Chau ,  Brian Doyle ,  Jack Kavalieros ,  Suman Datta ,  Mark Doczy ,  Matthew Metz ,  Justin Brask

发明人： Been-Yih Jin ,  Robert Chau ,  Brian Doyle ,  Jack Kavalieros ,  Suman Datta ,  Mark Doczy ,  Matthew Metz ,  Justin Brask

IPC分类号： H01L29/78 ,  H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/7851 ,  H01L29/78684

摘要： A method utilizing a common gate electrode material with a single work function for both the pMOS and nMOS transistors where the magnitude of the transistor threshold voltages is modified by semiconductor band engineering and article made thereby.

摘要翻译： 利用对pMOS和nMOS晶体管具有单功函数的公共栅电极材料的方法，其中晶体管阈值电压的幅度由半导体带工程和由此制成的制品修改。

公开(公告)号：US20070037372A1

公开(公告)日：2007-02-15

申请号：US11581183

申请日：2006-10-13

申请人： Jack Kavalieros ,  Justin Brask ,  Mark Doczy ,  Uday Shah ,  Chris Barns ,  Matthew Metz ,  Suman Datta ,  Robert Chau

发明人： Jack Kavalieros ,  Justin Brask ,  Mark Doczy ,  Uday Shah ,  Chris Barns ,  Matthew Metz ,  Suman Datta ,  Robert Chau

IPC分类号： H01L21/3205

CPC分类号： H01L21/28194 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/31111 ,  H01L21/32134 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/7843

摘要： A sacrificial gate structure, including nitride and fill layers, may be replaced with a metal gate electrode. The metal gate electrode may again be covered with a nitride layer covered by a fill layer. The replacement of the nitride and fill layers may reintroduce strain and provide an etch stop.

摘要翻译： 包括氮化物和填充层的牺牲栅极结构可以被金属栅电极代替。 金属栅电极可以再次被填充层覆盖的氮化物层覆盖。 氮化物和填充层的替换可以重新引入应变并提供蚀刻停止。

公开(公告)号：US20060286755A1

公开(公告)日：2006-12-21

申请号：US11154138

申请日：2005-06-15

申请人： Justin Brask ,  Robert Chau ,  Suman Datta ,  Mark Doczy ,  Brian Doyle ,  Jack Kavalieros ,  Amlan Majumdar ,  Matthew Metz ,  Marko Radosavljevic

发明人： Justin Brask ,  Robert Chau ,  Suman Datta ,  Mark Doczy ,  Brian Doyle ,  Jack Kavalieros ,  Amlan Majumdar ,  Matthew Metz ,  Marko Radosavljevic

IPC分类号： H01L31/119 ,  H01L31/113 ,  H01L31/062 ,  H01L29/94 ,  H01L29/76 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/161 ,  H01L29/165 ,  H01L29/24 ,  H01L29/267 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66818 ,  H01L29/7834 ,  H01L29/7838 ,  H01L29/785 ,  H04B1/3827 ,  Y10S438/926

摘要： A method of fabricating a MOS transistor having a thinned channel region is described. The channel region is etched following removal of a dummy gate. The source and drain regions have relatively low resistance with the process.

摘要翻译： 描述了制造具有减薄沟道区的MOS晶体管的方法。 在去除虚拟栅极之后蚀刻沟道区。 源极和漏极区域具有相对较低的电阻。

公开(公告)号：US20060094180A1

公开(公告)日：2006-05-04

申请号：US10980522

申请日：2004-11-02

申请人： Mark Doczy ,  Justin Brask ,  Jack Kavalieros ,  Matthew Metz ,  Suman Datta ,  Robert Chau

发明人： Mark Doczy ,  Justin Brask ,  Jack Kavalieros ,  Matthew Metz ,  Suman Datta ,  Robert Chau

IPC分类号： H01L21/8238

CPC分类号： H01L21/28079 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/28194 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/66545

摘要： A method for making a semiconductor device is described. That method comprises forming a high-k gate dielectric layer on a substrate, forming a barrier layer on the high-k gate dielectric layer, and forming a fully silicided gate electrode on the barrier layer.

摘要翻译： 描述制造半导体器件的方法。 该方法包括在衬底上形成高k栅极电介质层，在高k栅极电介质层上形成阻挡层，并在阻挡层上形成完全硅化的栅电极。

公开(公告)号：US20060051882A1

公开(公告)日：2006-03-09

申请号：US11210220

申请日：2005-08-22

申请人： Mark Doczy ,  Gilbert Dewey ,  Suman Datta ,  Sangwoo Pae ,  Justin Brask ,  Jack Kavalieros ,  Matthew Metz ,  Adrian Sherrill ,  Markus Kuhn ,  Robert Chau

发明人： Mark Doczy ,  Gilbert Dewey ,  Suman Datta ,  Sangwoo Pae ,  Justin Brask ,  Jack Kavalieros ,  Matthew Metz ,  Adrian Sherrill ,  Markus Kuhn ,  Robert Chau

IPC分类号： H01L21/00 ,  H01L21/336 ,  H01L21/20

CPC分类号： H01L21/0214 ,  H01L21/02142 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/28176 ,  H01L21/28194 ,  H01L21/3144 ,  H01L21/31691 ,  H01L28/56 ,  H01L29/517 ,  H01L29/518

摘要： A method for making a semiconductor device is described. That method comprises forming an oxide layer on a substrate, and forming a high-k dielectric layer on the oxide layer. The oxide layer and the high-k dielectric layer are then annealed at a sufficient temperature for a sufficient time to generate a gate dielectric with a graded dielectric constant.

公开(公告)号：US20050139928A1

公开(公告)日：2005-06-30

申请号：US10748383

申请日：2003-12-29

申请人： Jack Kavalieros ,  Justin Brask ,  Mark Doczy ,  Scott Hareland ,  Matthew Metz ,  Chris Barns ,  Robert Chau

发明人： Jack Kavalieros ,  Justin Brask ,  Mark Doczy ,  Scott Hareland ,  Matthew Metz ,  Chris Barns ,  Robert Chau

IPC分类号： H01L21/8238 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/517 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/66545 ,  Y10S438/926

摘要： Methods and associated structures of forming a microelectronic device are described. Those methods comprise providing a substrate comprising a first transistor structure comprising an n-type gate material and second transistor structure comprising a p-type gate material, selectively removing the n-type gate material to form a recess in the first gate structure, and then filling the recess with an n-type metal gate material.

摘要翻译： 描述形成微电子器件的方法和相关结构。 这些方法包括提供包括包括n型栅极材料的第一晶体管结构和包括p型栅极材料的第二晶体管结构的衬底，选择性地去除n型栅极材料以在第一栅极结构中形成凹陷，然后 用n型金属栅极材料填充凹部。

公开(公告)号：US20070231984A1

公开(公告)日：2007-10-04

申请号：US11395940

申请日：2006-03-31

申请人： Matthew Metz ,  Suman Datta ,  Mark Doczy ,  Jack Kavalieros ,  Justin Brask ,  Robert Chau

发明人： Matthew Metz ,  Suman Datta ,  Mark Doczy ,  Jack Kavalieros ,  Justin Brask ,  Robert Chau

IPC分类号： H01L21/8234

CPC分类号： H01L21/8234 ,  H01L21/28518 ,  H01L21/28562 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66795 ,  H01L29/7851

摘要： A method for fabricating a three-dimensional transistor is described. Atomic Layer Deposition of nickel, in one embodiment, is used to form a uniform silicide on all epitaxially grown source and drain regions, including those facing downwardly.

摘要翻译： 对三维晶体管的制造方法进行说明。 原子层在一个实施方案中，镍的沉积用于在所有外延生长的源极和漏极区域上形成均匀的硅化物，包括面向下的源极和漏极区域。