利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

439 条记录 (耗时 0.033 秒)

    MEMORY WITH MIXED CELL ARRAY AND SYSTEM INCLUDING THE MEMORY
    101.
    发明申请
    MEMORY WITH MIXED CELL ARRAY AND SYSTEM INCLUDING THE MEMORY 有权
    存储器与混合单元阵列和系统，包括存储器

    公开(公告)号：US20140052895A1

    公开(公告)日：2014-02-20

    申请号：US13587976

    申请日：2012-08-17

    申请人： Bing Dai ,  Chung H. Lam ,  Jing Li

    发明人： Bing Dai ,  Chung H. Lam ,  Jing Li

    IPC分类号： G06F12/02

    CPC分类号： G06F3/0625 ,  G06F1/3225 ,  G06F1/3275 ,  G06F3/0631 ,  G06F3/0653 ,  G06F3/0679 ,  G06F9/5016 ,  G06F12/02 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/22

    摘要： A memory system, system including the memory system and method of reducing memory system power consumption. The memory system includes multiple memory units allocable to one of a number of processor units, e.g., processors or processor cores. A memory controller receives requests for memory from the processor units and allocates sufficient space from the memory to each requesting processor unit. Allocated memory can include some Single Level per Cell (SLC) memory units storing a single bit per cell and other memory units storing more than one bit per cell. Thus, two processor units may be assigned identical memory space, while half, or fewer, than the number of cells of one are assigned to the other.

    摘要翻译： 一种存储系统，包括内存系统和减少内存系统功耗的方法。 存储器系统包括可分配到多个处理器单元之一（例如处理器或处理器核）中的多个存储器单元。 存储器控制器从处理器单元接收对存储器的请求，并从存储器向每个请求处理器单元分配足够的空间。 分配的存储器可以包括存储每个单元的单个位的单个单元（SLC）存储器单元和存储每个单元多于一个位的其它存储器单元。 因此，两个处理器单元可以被分配相同的存储器空间，而一个或更少个分配给另一个的单元的数量。

    MEMORY CONTROLLER FOR MEMORY WITH MIXED CELL ARRAY AND METHOD OF CONTROLLING THE MEMORY
    102.
    发明申请
    MEMORY CONTROLLER FOR MEMORY WITH MIXED CELL ARRAY AND METHOD OF CONTROLLING THE MEMORY 有权
    用于具有混合单元阵列的存储器的存储器控​​制器和控制存储器的方法

    公开(公告)号：US20140052894A1

    公开(公告)日：2014-02-20

    申请号：US13587967

    申请日：2012-08-17

    申请人： Bing Dai ,  Chung H. Lam ,  Jing Li

    发明人： Bing Dai ,  Chung H. Lam ,  Jing Li

    IPC分类号： G06F12/02

    CPC分类号： G06F12/02 ,  G06F1/32 ,  G06F12/0246

    摘要： A memory controller, system including the memory controller and method of controlling the memory. The memory controller receives requests for memory and content sensitively allocates memory space in a mixed cell memory. The memory controller allocates sufficient space including performance memory storing a single bit per cell and dense memory storing more than one bit per cell. Some or all of the memory may be selectable by the memory controller as either Single Level per Cell (SLC) or Multiple Level per Cell (MLC).

    摘要翻译： 一种存储器控制器，包括存储器控制器和控制存储器的方法的系统。 存储器控制器接收对存储器的请求并且内容在混合单元存储器中灵敏地分配存储器空间。 存储器控制器分配足够的空间，包括存储每个单元的单个位的性能存储器和存储每个单元多于一位的密集存储器。 存储器控制器可以选择存储器中的一些或全部作为每单元单层（SLC）或每单元多层次（MLC）。

    DECODING SCHEME FOR BIPOLAR-BASED DIODE THREE-DIMENSIONAL MEMORY REQUIRING UNIPOLAR PROGRAMMING
    103.
    发明申请
    DECODING SCHEME FOR BIPOLAR-BASED DIODE THREE-DIMENSIONAL MEMORY REQUIRING UNIPOLAR PROGRAMMING 有权
    用于双极二极管的三维存储器的解码方案需要单核编程

    公开(公告)号：US20140022850A1

    公开(公告)日：2014-01-23

    申请号：US13551597

    申请日：2012-07-17

    申请人： Kailash Gopalakrishnan ,  Chung H. Lam ,  Jing Li ,  Robert K. Montoye

    发明人： Kailash Gopalakrishnan ,  Chung H. Lam ,  Jing Li ,  Robert K. Montoye

    IPC分类号： G11C7/10

    CPC分类号： G11C13/0069 ,  G11C13/0002 ,  G11C13/0023 ,  G11C13/0038 ,  G11C13/004 ,  G11C2213/71 ,  G11C2213/72

    摘要： A system and method for operating a unipolar memory cell array including a bidirectional access diode. The system includes a column voltage switch electrically coupled to a plurality of column voltages. The column voltage switch includes an output electrically coupled to the bidirectional access diode. The plurality of column voltages includes at least one select column voltage and one deselect column voltage. The system includes a row voltage switch electrically coupled to a plurality of row voltages. The row voltage switch includes an output electrically coupled to the bidirectional access diode. The plurality of row voltages includes at least one select row voltage and one deselect row voltage. The system includes a column and row decoder electrically coupled to a select line of the column and row voltage switches, respectively.

    摘要翻译： 一种用于操作包括双向存取二极管的单极存储单元阵列的系统和方法。 该系统包括电耦合到多个列电压的列电压开关。 列电压开关包括电耦合到双向存取二极管的输出。 多个列电压包括至少一个选择列电压和一个取消选择列电压。 该系统包括电耦合到多个行电压的行电压开关。 行电压开关包括电耦合到双向存取二极管的输出。 多个行电压包括至少一个选择行电压和一个取消选择行电压。 该系统包括分别电耦合到列的选择线和行电压开关的列和行解码器。

    Burst transmission method, and receiver resetting method and apparatus in a passive optical network
    106.
    发明授权
    Burst transmission method, and receiver resetting method and apparatus in a passive optical network 有权
    无源光网络中的突发传输方法和接收机复位方法及装置

    公开(公告)号：US08571422B2

    公开(公告)日：2013-10-29

    申请号：US13210848

    申请日：2011-08-16

    申请人： Jing Li ,  Dongning Feng ,  Dongyu Geng ,  Frank Effenberger

    发明人： Jing Li ,  Dongning Feng ,  Dongyu Geng ,  Frank Effenberger

    IPC分类号： H04B10/06

    CPC分类号： H04B10/60 ,  H04J3/0608 ,  H04J3/1694 ,  H04J2203/0067 ,  H04Q11/0066 ,  H04Q11/0067

    摘要： A burst transmission method and a receiver resetting method and apparatus in a Passive Optical Network (PON) are provided. A burst receiver resetting method in a PON includes: receiving a preamble sequence and synchronizing data; after synchronizing the data, continuing to receive the data, and matching a Burst Terminator (BT); and resetting a receiver after successfully matching the BT. Meanwhile, an apparatus for implementing the method and a corresponding burst data transmission method are provided. By using the burst receiver resetting method and apparatus in the PON and the corresponding burst transmission method at an Optical Network Unit (ONU) burst transmission end, a Reach Extender (RE) does not need to unpack upstream burst bandwidth allocation information carried in downstream data. Therefore, the complexity of the implementation of the RE is reduced, and the method is simple and effective.

    摘要翻译： 提供了一种无源光网络（PON）中的突发传输方法和接收机复位方法和装置。 PON中的突发接收机复位方法包括：接收前同步码序列和同步数据; 在同步数据之后，继续接收数据，并匹配突发终结器（BT）; 并在成功匹配BT后重置接收机。 同时，提供了一种用于实现该方法和相应突发数据传输方法的装置。 通过在光网络单元（ONU）突发传输端使用PON中的突发接收机重置方法和装置以及对应的突发传输方法，接入扩展器（RE）不需要解压缩在下行数据中携带的上行突发带宽分配信息 。 因此，实施RE的复杂性降低，方法简单有效。

    Method and device for indicating an uncorrectable data block
    107.
    发明授权
    Method and device for indicating an uncorrectable data block 有权
    用于指示不可校正数据块的方法和装置

    公开(公告)号：US08560914B2

    公开(公告)日：2013-10-15

    申请号：US13473196

    申请日：2012-05-16

    申请人： Jing Li ,  Dongyu Geng ,  Dongning Feng ,  Raymond W. K. Leung ,  Frank Effenberger

    发明人： Jing Li ,  Dongyu Geng ,  Dongning Feng ,  Raymond W. K. Leung ,  Frank Effenberger

    IPC分类号： H03M13/00

    CPC分类号： H04L1/0045 ,  H04L1/0082

    摘要： A method and device for indicating an uncorrectable data block. The method includes: if a forward error correction decoding fails, setting synchronization character of at least one of the corresponding data blocks to a first character; and performing line decoding on the data block with the set first character, and outputting decoded data. With the invention, indicating the uncorrectable data block Simple and effective to a line decoding module can be implemented in case of a failure of FEC decoding.

    摘要翻译： 一种用于指示不可校正数据块的方法和装置。 该方法包括：如果前向纠错解码失败，则将相应数据块中的至少一个的同步字符设置为第一个字符; 并对所设置的第一字符对数据块执行行解码，并输出解码数据。 利用本发明，指示不可校正的数据块在FEC解码失败的情况下，可以实现线解码模块的简单而有效。

    MULTI-ARRAY LATEROLOG TOOLS AND METHODS WITH DIFFERENTIAL VOLTAGE MEASUREMENTS
    109.
    发明申请
    MULTI-ARRAY LATEROLOG TOOLS AND METHODS WITH DIFFERENTIAL VOLTAGE MEASUREMENTS 有权
    具有差分电压测量的多阵列流变仪工具及方法

    公开(公告)号：US20130234718A1

    公开(公告)日：2013-09-12

    申请号：US13884034

    申请日：2011-11-02

    申请人： Shanjun Li ,  Luis E. San Martin ,  Michael S. Bittar ,  Jing Li

    发明人： Shanjun Li ,  Luis E. San Martin ,  Michael S. Bittar ,  Jing Li

    IPC分类号： G01V3/20

    CPC分类号： G01V3/20 ,  E21B47/102 ,  E21B49/00 ,  G01V3/24 ,  G01V3/28 ,  G01V2200/16

    摘要： Multi-array laterolog tool systems and methods acquire a set of array measurements sufficient to provide laterolog tool measurements of differing array sizes. Such systems and method offer multiple depths of investigation while offering greater measurement stability in borehole environments having high resistivity contrasts. In at least some system embodiments, a wireline or LWD tool body has a center electrode positioned between multiple pairs of guard electrodes and a pair of return electrodes. The tool's electronics provide a current from the center electrode to the pair of return electrodes and currents from each pair of guard electrodes to the pair of return electrodes. Each of the currents may be distinguishable by frequency or distinguishable by some other means. This novel arrangement of currents provides a complete set of measurements that enables one tool to simultaneously emulate a whole range of laterolog tools.

    摘要翻译： 多阵列后验工具系统和方法获取足够的阵列测量集，以提供不同阵列大小的后者工具测量。 这种系统和方法提供多个调查深度，同时在具有高电阻率对比度的钻孔环境中提供更大的测量稳定性。 在至少一些系统实施例中，有线或LWD工具主体具有位于多对保护电极和一对返回电极之间的中心电极。 工具的电子器件提供从中心电极到一对返回电极的电流以及从每对保护电极到一对返回电极的电流。 每个电流可以通过频率区分或通过某种其他方式可区分。 这种新颖的电流布置提供了一整套测量，使一个工具能够同时模拟一整套后期工具。