公开(公告)号：US20060228842A1

公开(公告)日：2006-10-12

申请号：US11101354

申请日：2005-04-07

申请人： Da Zhang ,  Jing Liu ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Ted White

发明人： Da Zhang ,  Jing Liu ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Ted White

IPC分类号： H01L21/338 ,  H01L21/20

CPC分类号： H01L29/7848 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636

摘要： A semiconductor fabrication process includes forming a gate electrode (120) overlying a gate dielectric (110) overlying a semiconductor substrate (102). First spacers (124) are formed on sidewalls of the gate electrode (120). First s/d trenches (130) are formed in the substrate (102) using the gate electrode (120) and first spacers (124) as a mask. The first s/d trenches (130) are filled with a first s/d structure (132). Second spacers (140) are formed on the gate electrode (120) sidewalls adjacent the first spacers (124). Second s/d trenches (150) are formed in the substrate (102) using the gate electrode (120) and the second spacers (140) as a mask. The second s/d trenches (150) are filled with a second s/d structure (152). Filling the first and second s/d trenches (130, 150) preferably includes growing the s/d structures using an epitaxial process. The s/d structures (132, 152) may be stress inducing structures such as silicon germanium for PMOS transistors and silicon carbon for NMOS transistors.

摘要翻译： 半导体制造工艺包括形成覆盖在半导体衬底（102）上的栅电介质（110）上的栅电极（120）。 第一间隔物（124）形成在栅电极（120）的侧壁上。 使用栅电极（120）和第一间隔物（124）作为掩模，在基板（102）中形成第一s / d沟槽（130）。 第一s / d沟槽（130）填充有第一s / d结构（132）。 第二间隔物（140）形成在邻近第一间隔物（124）的栅电极（120）侧壁上。 使用栅电极（120）和第二间隔物（140）作为掩模，在衬底（102）中形成第二s / d沟槽（150）。 第二s / d沟槽（150）填充有第二s / d结构（152）。 填充第一和第二s / d沟槽（130,150）优选地包括使用外延工艺来生长s / d结构。 s / d结构（132,152）可以是应力诱导结构，例如用于PMOS晶体管的硅锗和用于NMOS晶体管的硅碳。

公开(公告)号：US20050059039A1

公开(公告)日：2005-03-17

申请号：US10825186

申请日：2004-04-16

申请人： John Zhang ,  Da Zhang

发明人： John Zhang ,  Da Zhang

IPC分类号： C12Q1/68

CPC分类号： G06F19/16

摘要： A method of introducing conjugated caps onto molecular fragments is described. A first molecule may be decomposed or cut into molecular fragments. Molecular caps may then be introduced in the form of conjugated caps onto the molecular fragments at the decomposition points to form molecular portions. The interaction energy between the molecular portion and a second molecule can then be calculated. This scheme, termed molecular fractionation with conjugated caps, makes it possible and practical to carry out full quantum mechanical (ab initio) calculation of intermolecular interaction energies involving molecules, such as proteins or other biological molecules.

摘要翻译： 描述了将共轭帽引入分子片段的方法。 第一分子可能被分解或切成分子片段。 然后可以在分解点将分子帽以共轭帽的形式引入到分子片段上以形成分子部分。 然后可以计算分子部分和第二分子之间的相互作用能。 称为具有共轭帽的分子分级的方案使得实现涉及分子（例如蛋白质或其他生物分子）的分子间相互作用能量的全量子力学（从头）计算的可能性和实用性。

公开(公告)号：US09263979B2

公开(公告)日：2016-02-16

申请号：US14163462

申请日：2012-07-26

申请人： Da Zhang ,  Thomas Gietzold ,  Subbarao Varigonda ,  Salih Baris Ozturk

发明人： Da Zhang ,  Thomas Gietzold ,  Subbarao Varigonda ,  Salih Baris Ozturk

IPC分类号： H02P6/04 ,  H02P6/20 ,  H02P1/46 ,  H02P21/00 ,  H02P21/14

CPC分类号： H02P6/205 ,  H02P1/46 ,  H02P6/21 ,  H02P21/18 ,  H02P21/26 ,  H02P21/32 ,  H02P21/34

摘要： A method of conducting smooth motor startup is provided and includes operating a motor in an open loop control scheme at startup, operating the motor in a closed loop sensorless control scheme at a time after startup and transitioning between the open loop control scheme and the closed loop control scheme by reducing a difference between an estimated rotor angle of the motor and a commanded ramping angle of the motor.

摘要翻译： 提供了一种进行平滑电机启动的方法，包括启动时以开环控制方式操作电动机，在开环控制方案和闭环控制方案启动和转换之后，以闭环无传感器控制方式运行电机 通过减小电动机的估计转子角度和电动机的指令斜坡角之间的差异来实现控制方案。

公开(公告)号：US20130109141A1

公开(公告)日：2013-05-02

申请号：US13282210

申请日：2011-10-26

申请人： Da Zhang ,  Konstantin V. Loiko ,  Spencer E. Williams ,  Brian A. Winstead

发明人： Da Zhang ,  Konstantin V. Loiko ,  Spencer E. Williams ,  Brian A. Winstead

IPC分类号： H01L21/8238 ,  H01L21/8234

CPC分类号： H01L21/823493 ,  H01L21/823412 ,  H01L21/823807 ,  H01L21/823892

摘要： A first transistor and a second transistor are formed with different threshold voltages. A first gate is formed over the first region of a substrate for a first transistor and a second gate over the second region for a second transistor. The first region is masked. A threshold voltage of the second transistor is adjusted by implanting through the second gate while masking the first region. Current electrode regions are formed on opposing sides of the first gate and current electrode regions on opposing sides of the second gate.

摘要翻译： 第一晶体管和第二晶体管形成有不同的阈值电压。 第一栅极形成在用于第一晶体管的衬底的第一区域上，并且在第二区域上形成用于第二晶体管的第二栅极。 第一个区域被屏蔽。 通过在掩蔽第一区域的同时通过第二栅极注入来调节第二晶体管的阈值电压。 电流电极区域形成在第二栅极的相对侧上的第一栅极和电流电极区域的相对侧上。

公开(公告)号：US20120196413A1

公开(公告)日：2012-08-02

申请号：US13432544

申请日：2012-03-28

申请人： Xiangdong Chen ,  Geng Wang ,  Da Zhang

发明人： Xiangdong Chen ,  Geng Wang ,  Da Zhang

IPC分类号： H01L21/336

CPC分类号： H01L29/1083 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78

摘要： A method and structure implant a first-type impurity within a substrate to form a channel region within the substrate adjacent a top surface of the substrate; form a gate stack on the top surface of the substrate above the channel region; and implant a second-type impurity within the substrate to form source and drain regions within the substrate adjacent the top surface. The channel region is positioned between the source and drain regions. The second-type impurity has an opposite polarity with respect to the first-type impurity. The method and structure implant a greater concentration of the first-type impurity, relative to a concentration of the first-type impurity within the channel region, to form a primary body doping region within the substrate below (relative to the top surface) the channel region; and to form secondary body doping regions within the substrate below (relative to the top surface) the source and drain regions.

摘要翻译： 一种方法和结构在衬底内注入第一种杂质以在衬底内邻近衬底的顶表面形成沟道区; 在通道区域上方的衬底的顶表面上形成栅极堆叠; 并且在所述衬底内注入第二类型杂质以在所述衬底内邻近所述顶表面形成源区和漏区。 沟道区域位于源区和漏区之间。 第二种杂质相对于第一种杂质具有相反的极性。 所述方法和结构相对于沟道区域内的第一类型杂质的浓度注入更大浓度的第一类型杂质，以在衬底下方（相对于顶表面）在通道内形成主体掺杂区域 地区; 并且在源极和漏极区域之下（相对于顶表面）下方的衬底内形成辅助体掺杂区域。

公开(公告)号：US20110163360A1

公开(公告)日：2011-07-07

申请号：US13048976

申请日：2011-03-16

申请人： Da Zhang ,  Ning Liu ,  Mohamed S. Moosa

发明人： Da Zhang ,  Ning Liu ,  Mohamed S. Moosa

IPC分类号： H01L29/772

CPC分类号： H01L21/26586 ,  H01L21/26506 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： A transistor structure is formed by providing a semiconductor substrate and providing a gate above the semiconductor substrate. The gate is separated from the semiconductor substrate by a gate insulating layer. A source and a drain are provided adjacent the gate to define a transistor channel underlying the gate and separated from the gate by the gate insulating layer. A barrier layer is formed by applying nitrogen or carbon on opposing outer vertical sides of the transistor channel between the transistor channel and each of the source and the drain. In each of the nitrogen and the carbon embodiments, the vertical channel barrier retards diffusion of the source/drain dopant species into the transistor channel. There are methods for forming the transistor structure.

摘要翻译： 通过提供半导体衬底并在半导体衬底上方提供栅极形成晶体管结构。 栅极通过栅极绝缘层与半导体衬底分离。 在栅极附近提供源极和漏极，以限定栅极下方的晶体管沟道，并通过栅极绝缘层与栅极分离。 通过在晶体管沟道和源极和漏极中的每一个之间的晶体管沟道的相对的外部垂直侧上施加氮或碳来形成阻挡层。 在氮和碳实施方案中的每一个中，垂直沟道障碍阻止源极/漏极掺杂剂物质扩散到晶体管沟道中。 存在用于形成晶体管结构的方法。

公开(公告)号：US07927989B2

公开(公告)日：2011-04-19

申请号：US11829156

申请日：2007-07-27

申请人： Da Zhang ,  Ning Liu ,  Mohamed S. Moosa

发明人： Da Zhang ,  Ning Liu ,  Mohamed S. Moosa

IPC分类号： H01L21/336 ,  H01L21/425

CPC分类号： H01L21/26586 ,  H01L21/26506 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： A transistor structure is formed by providing a semiconductor substrate and providing a gate above the semiconductor substrate. The gate is separated from the semiconductor substrate by a gate insulating layer. A source and a drain are provided adjacent the gate to define a transistor channel underlying the gate and separated from the gate by the gate insulating layer. A barrier layer is formed by applying nitrogen or carbon on opposing outer vertical sides of the transistor channel between the transistor channel and each of the source and the drain. In each of the nitrogen and the carbon embodiments, the vertical channel barrier retards diffusion of the source/drain dopant species into the transistor channel. There are methods for forming the transistor structure.

摘要翻译： 通过提供半导体衬底并在半导体衬底上方提供栅极形成晶体管结构。 栅极通过栅极绝缘层与半导体衬底分离。 在栅极附近提供源极和漏极，以限定栅极下方的晶体管沟道，并通过栅极绝缘层与栅极分离。 通过在晶体管沟道和源极和漏极中的每一个之间的晶体管沟道的相对的外部垂直侧上施加氮或碳来形成阻挡层。 在氮和碳实施方案中的每一个中，垂直沟道障碍阻止源极/漏极掺杂剂物质扩散到晶体管沟道中。 存在用于形成晶体管结构的方法。

公开(公告)号：US07858482B2

公开(公告)日：2010-12-28

申请号：US12059286

申请日：2008-03-31

申请人： Da Zhang ,  Christopher C. Hobbs ,  Srikanth B. Samavedam

发明人： Da Zhang ,  Christopher C. Hobbs ,  Srikanth B. Samavedam

IPC分类号： H01L21/336

CPC分类号： H01L21/324 ,  H01L21/823412 ,  H01L29/045 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7847

摘要： A stress memorization technique (SMT) film is deposited over a semiconductor device. The SMT film is annealed with a low thermal budget anneal that is sufficient to create and transfer the stress of the SMT film to the semiconductor device. The SMT film is then removed. After the SMT film is removed, a second anneal is applied to the semiconductor device sufficiently long and at a sufficiently high temperature to activate dopants implanted for forming device source/drains. The result of this approach is that there is minimal gate dielectric growth in the channel along the border of the channel.

摘要翻译： 应力记忆技术（SMT）膜沉积在半导体器件上。 SMT薄膜通过低热预算退火进行退火，该退火足以产生并将SMT薄膜的应力转移到半导体器件。 然后去除SMT膜。 在去除SMT膜之后，对半导体器件施加足够长的时间并在足够高的温度下进行第二次退火以激活植入用于形成器件源极/漏极的掺杂剂。 这种方法的结果是沿通道边界的通道中存在最小的栅介质生长。

公开(公告)号：US07833852B2

公开(公告)日：2010-11-16

申请号：US11781610

申请日：2007-07-23

申请人： Brian A. Winstead ,  Vishal P. Trivedi ,  Da Zhang

发明人： Brian A. Winstead ,  Vishal P. Trivedi ,  Da Zhang

IPC分类号： H01L21/335

CPC分类号： H01L29/7848 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/78

摘要： A method for forming a semiconductor device is provided. The method includes forming a semiconductor layer. The method further includes forming a gate structure overlying the semiconductor layer. The method further includes forming a high-k sidewall spacer adjacent to the gate structure. The method further includes forming a recess in the semiconductor layer, the recess aligned to the high-k sidewall spacer. The method further includes forming an in-situ doped epitaxial material in the recess, the epitaxial material having a natural lattice constant different from a lattice constant of the semiconductor layer to create stress in a channel region of the semiconductor device.

摘要翻译： 提供一种形成半导体器件的方法。 该方法包括形成半导体层。 该方法还包括形成覆盖半导体层的栅极结构。 该方法还包括形成邻近门结构的高k侧壁间隔物。 所述方法还包括在所述半导体层中形成凹部，所述凹部与所述高k侧壁间隔物对准。 所述方法还包括在所述凹部中形成原位掺杂的外延材料，所述外延材料具有不同于所述半导体层的晶格常数的天然晶格常数，以在所述半导体器件的沟道区域中产生应力。

公开(公告)号：US20090291540A1

公开(公告)日：2009-11-26

申请号：US12125855

申请日：2008-05-22

申请人： Da Zhang ,  Srikanth B. Samavedam ,  Voon-Yew Thean ,  Xiangdong Chen

发明人： Da Zhang ,  Srikanth B. Samavedam ,  Voon-Yew Thean ,  Xiangdong Chen

IPC分类号： H01L21/8238 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/823814 ,  H01L29/1054 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/7843 ,  H01L29/7848

摘要： A semiconductor process and apparatus includes forming NMOS and PMOS transistors (24, 34) with enhanced hole mobility in the channel region of a transistor by selectively relaxing part of a biaxial-tensile strained semiconductor layer (90) in a PMOS device area (97) to form a relaxed semiconductor layer (91), and then epitaxially growing a bi-axially stressed silicon germanium channel region layer (22) prior to forming the NMOS and PMOS gate structures (26, 36) overlying the channel regions, and then depositing a contact etch stop layer (53-56) over the NMOS and PMOS gate structures. Embedded silicon germanium source/drain regions (84) may also be formed adjacent to the PMOS gate structure (70) to provide an additional uni-axial stress to the bi-axially stressed channel region.

摘要翻译： 半导体工艺和装置包括通过选择性地缓解PMOS器件区域（97）中的双轴拉伸应变半导体层（90）的一部分，在晶体管的沟道区域中形成具有增强的空穴迁移率的NMOS和PMOS晶体管（24,34） 以形成松弛半导体层（91），然后在形成覆盖沟道区域的NMOS和PMOS栅极结构（26,36）之前外延生长双轴向应力硅锗沟道区域层（22），然后沉积 接触蚀刻停止层（53-56）在NMOS和PMOS栅极结构之上。 也可以在PMOS栅极结构（70）附近形成嵌入硅锗源极/漏极区（84），以向双轴向应力沟道区提供额外的单轴应力。