公开(公告)号：US20090035883A1

公开(公告)日：2009-02-05

申请号：US11830519

申请日：2007-07-30

申请人： Jean Wang ,  Francis Ko ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang ,  Chih-Wei Lai ,  Chun-Hsien Lin

发明人： Jean Wang ,  Francis Ko ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang ,  Chih-Wei Lai ,  Chun-Hsien Lin

IPC分类号： H01L21/66

CPC分类号： H01L22/12

摘要： A method for improving within-wafer uniformity is provided. The method includes forming an electrical component by a first process step and a second process step, wherein the electrical component has a target electrical parameter. The method includes providing a first plurality of production tools for performing the first process step; providing a second plurality of production tools for performing the second process step; providing a wafer; performing the first process step on the wafer using one of the first plurality of production tools; and selecting a first route including a first production tool from the second plurality of production tools. A within-wafer uniformity of the target electrical parameter on the wafer manufactured by the first route is greater than a second route including a second production tool in the second plurality of production tools.

摘要翻译： 提供了一种提高晶片内均匀性的方法。 该方法包括通过第一处理步骤和第二处理步骤形成电子部件，其中电气部件具有目标电参数。 该方法包括：提供用于执行第一处理步骤的第一多个生产工具; 提供用于执行所述第二处理步骤的第二多个生产工具; 提供晶片; 使用所述第一多个生产工具之一在所述晶片上执行所述第一工艺步骤; 以及从所述第二多个生产工具中选择包括第一生产工具的第一路线。 由第一路径制造的晶片上的目标电参数的晶片内均匀性大于在第二多个生产工具中包括第二生产工具的第二路线。

公开(公告)号：US07767471B2

公开(公告)日：2010-08-03

申请号：US11830519

申请日：2007-07-30

申请人： Jean Wang ,  Francis Ko ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang ,  Chih-Wei Lai ,  Chun-Hsien Lin

发明人： Jean Wang ,  Francis Ko ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang ,  Chih-Wei Lai ,  Chun-Hsien Lin

IPC分类号： H01L21/00 ,  G01R31/26

CPC分类号： H01L22/12

摘要： A method for improving within-wafer uniformity is provided. The method includes forming an electrical component by a first process step and a second process step, wherein the electrical component has a target electrical parameter. The method includes providing a first plurality of production tools for performing the first process step; providing a second plurality of production tools for performing the second process step; providing a wafer; performing the first process step on the wafer using one of the first plurality of production tools; and selecting a first route including a first production tool from the second plurality of production tools. A within-wafer uniformity of the target electrical parameter on the wafer manufactured by the first route is greater than a second route including a second production tool in the second plurality of production tools.

摘要翻译： 提供了一种提高晶片内均匀性的方法。 该方法包括通过第一处理步骤和第二处理步骤形成电子部件，其中电气部件具有目标电参数。 该方法包括提供用于执行第一处理步骤的第一多个生产工具; 提供用于执行所述第二处理步骤的第二多个生产工具; 提供晶片; 使用所述第一多个生产工具之一在所述晶片上执行所述第一工艺步骤; 以及从所述第二多个生产工具中选择包括第一生产工具的第一路线。 由第一路径制造的晶片上的目标电参数的晶片内均匀性大于在第二多个生产工具中包括第二生产工具的第二路线。

公开(公告)号：US07634325B2

公开(公告)日：2009-12-15

申请号：US11744107

申请日：2007-05-03

申请人： Jean Wang ,  Francis Ko ,  Ping-Hsu Chen ,  Henry Lo ,  Chih-Wei Lai

发明人： Jean Wang ,  Francis Ko ,  Ping-Hsu Chen ,  Henry Lo ,  Chih-Wei Lai

IPC分类号： G06F19/00

CPC分类号： H01L22/20 ,  G01N21/9501 ,  H01L22/12

摘要： A method of monitoring uniformity of a wafer is provided. A wafer parameter is selected. Manufacturing data is collected. The manufacturing data includes measurements of the selected wafer parameter. An average offset profile of the wafer parameter for a first and second wafer is determined using the manufacturing data. The first and second wafer are associated with a product type and were processed by a processing tool. An offset profile for a third wafer is predicted for a wafer using the average offset profile. The third wafer is associated with the product type and was processed by the processing tool.

摘要翻译： 提供了一种监测晶片均匀性的方法。 选择晶圆参数。 收集制造数据。 制造数据包括所选晶片参数的测量。 使用制造数据确定第一和第二晶片的晶片参数的平均偏移轮廓。 第一和第二晶片与产品类型相关联并且由处理工具处理。 使用平均偏移轮廓为晶片预测第三晶片的偏移轮廓。 第三个晶片与产品类型相关联，并由加工工具处理。

公开(公告)号：US20080305563A1

公开(公告)日：2008-12-11

申请号：US11810720

申请日：2007-06-07

申请人： Francis Ko ,  Chun-Hsien Lin ,  Jean Wang ,  Chih-Wei Lai ,  Ping-Hsu Chen ,  Henry Lo

发明人： Francis Ko ,  Chun-Hsien Lin ,  Jean Wang ,  Chih-Wei Lai ,  Ping-Hsu Chen ,  Henry Lo

IPC分类号： H01L21/306

CPC分类号： H01L22/20 ,  H01L21/3212 ,  H01L22/12 ,  H01L2924/0002 ,  H01L2924/00

摘要： A system and method for controlling resistivity uniformity in a Copper trench structure by controlling the CMP process is provided. A preferred embodiment comprises a system and a method in which a plurality of CMP process recipes may be created comprising at least a slurry arm position. A set of metrological data for at least one layer of the semiconductor substrate may be estimated, and an optimum CMP process recipe may be selected based on the set of metrological data. The optimum CMP process recipe may be implemented on the semiconductor substrate.

摘要翻译： 提供了一种通过控制CMP工艺来控制铜沟槽结构中的电阻率均匀性的系统和方法。 优选实施例包括系统和方法，其中可以创建包括至少浆料臂位置的多个CMP工艺配方。 可以估计用于至少一层半导体衬底的一组计量数据，并且可以基于该组计量数据来选择最佳CMP工艺配方。 可以在半导体衬底上实现最佳CMP工艺配方。

公开(公告)号：US09177843B2

公开(公告)日：2015-11-03

申请号：US11771734

申请日：2007-06-29

申请人： Chien-Ming Sung ,  Simon Wang ,  Jia-Ren Chen ,  Henry Lo ,  Chen-Hua Yu ,  Jean Wang ,  Kewei Zuo

发明人： Chien-Ming Sung ,  Simon Wang ,  Jia-Ren Chen ,  Henry Lo ,  Chen-Hua Yu ,  Jean Wang ,  Kewei Zuo

IPC分类号： H01L21/677 ,  H01L21/673 ,  H01L21/67

CPC分类号： H01L21/67393 ,  H01L21/67017 ,  H01L21/67161 ,  H01L21/67703 ,  Y10S414/139

摘要： A semiconductor manufacturing line includes an inert environment selected from the group consisting essentially of an inert airtight wafer holder, an inert wafer transport channel, an inert production tool, an inert clean room, and combinations thereof.

摘要翻译： 半导体生产线包括从基本上由惰性气密晶片保持器，惰性晶片输送通道，惰性生产工具，惰性洁净室及其组合组成的组中选择的惰性环境。

公开(公告)号：US20080304944A1

公开(公告)日：2008-12-11

申请号：US11771734

申请日：2007-06-29

申请人： Chien-Ming Sung ,  Simon Wang ,  Jia-Ren Chen ,  Henry Lo ,  Chen-Hua Yu ,  Jean Wang ,  Kewei Zuo

发明人： Chien-Ming Sung ,  Simon Wang ,  Jia-Ren Chen ,  Henry Lo ,  Chen-Hua Yu ,  Jean Wang ,  Kewei Zuo

IPC分类号： H01L21/677 ,  H01L21/44

CPC分类号： H01L21/67393 ,  H01L21/67017 ,  H01L21/67161 ,  H01L21/67703 ,  Y10S414/139

摘要： A semiconductor manufacturing line includes an inert environment selected from the group consisting essentially of an inert airtight wafer holder, an inert wafer transport channel, an inert production tool, an inert clean room, and combinations thereof.

摘要翻译： 半导体生产线包括从基本上由惰性气密晶片保持器，惰性晶片输送通道，惰性生产工具，惰性洁净室及其组合组成的组中选择的惰性环境。

公开(公告)号：US07851234B2

公开(公告)日：2010-12-14

申请号：US11947380

申请日：2007-11-29

申请人： Francis Ko ,  Jean Wang ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang

发明人： Francis Ko ,  Jean Wang ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang

IPC分类号： G06F19/00

CPC分类号： H01L22/20 ,  H01L22/14

摘要： A method is disclosed for controlling the sheet resistance of copper trenches formed on semiconductor wafers. The method includes forming a plurality of copper-filled trenches on a wafer, measuring the sheet resistance of each of the plurality of copper-filled trenches, and comparing the measured sheet resistance values to a predetermined sheet resistance value. Photolithography steps performed on subsequent wafers are adjusted according to a difference between the measured sheet resistance values and the predetermined value. In one embodiment, this adjustment takes the form of adjusting a photolithographic extension exposure energy to thereby adjust the cross-section of the resulting trenches.

摘要翻译： 公开了一种用于控制形成在半导体晶片上的铜沟槽的薄层电阻的方法。 该方法包括在晶片上形成多个铜填充沟槽，测量多个填充铜的沟槽中的每一个的薄层电阻，并将测得的薄层电阻值与预定薄层电阻值进行比较。 根据测量的薄层电阻值和预定值之间的差异来调整在随后的晶片上执行的光刻步骤。 在一个实施例中，该调整采取调整光刻延伸曝光能量的形式，从而调节所得到的沟槽的横截面。

公开(公告)号：US20090142860A1

公开(公告)日：2009-06-04

申请号：US11947380

申请日：2007-11-29

申请人： Francis Ko ,  Jean Wang ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang

发明人： Francis Ko ,  Jean Wang ,  Henry Lo ,  Chi-Chun Hsieh ,  Amy Wang

IPC分类号： H01L21/66

CPC分类号： H01L22/20 ,  H01L22/14

摘要： A method is disclosed for controlling the sheet resistance of copper trenches formed on semiconductor wafers. The method includes forming a plurality of copper-filled trenches on a wafer, measuring the sheet resistance of each of the plurality of copper-filled trenches, and comparing the measured sheet resistance values to a predetermined sheet resistance value. Photolithography steps performed on subsequent wafers are adjusted according to a difference between the measured sheet resistance values and the predetermined value. In one embodiment, this adjustment takes the form of adjusting a photolithographic extension exposure energy to thereby adjust the cross-section of the resulting trenches.

摘要翻译： 公开了一种用于控制形成在半导体晶片上的铜沟槽的薄层电阻的方法。 该方法包括在晶片上形成多个铜填充沟槽，测量多个填充铜的沟槽中的每一个的薄层电阻，并将测得的薄层电阻值与预定薄层电阻值进行比较。 根据测量的薄层电阻值和预定值之间的差异来调整在随后的晶片上执行的光刻步骤。 在一个实施例中，该调整采取调整光刻延伸曝光能量的形式，从而调节所得到的沟槽的横截面。

公开(公告)号：US08145337B2

公开(公告)日：2012-03-27

申请号：US11941518

申请日：2007-11-16

申请人： Chun-Hsien Lin ,  Amy Wang ,  Francis Ko ,  Jean Wang

发明人： Chun-Hsien Lin ,  Amy Wang ,  Francis Ko ,  Jean Wang

IPC分类号： G06F19/00

CPC分类号： G05B19/41875 ,  G05B2219/32187 ,  G05B2219/32188 ,  G05B2219/32194 ,  Y02P90/22 ,  Y10S430/146

摘要： A method to enable wafer result prediction from a batch processing tool, includes collecting manufacturing data from a batch of wafers processed in batch in the batch processing tool, to form a batch processing result; defining a degree of freedom of the batch processing result based on the manufacturing data; and performing an optimal curve fitting by trial and error for an optimal function model of the batch processing result based on the batch processing result.

摘要翻译： 一种能够从批量处理工具中进行晶片结果预测的方法包括从批量处理工具中批量处理的一批晶片收集制造数据，以形成批处理结果; 基于制造数据定义批量处理结果的自由度; 并根据批次处理结果对批处理结果的最优函数模型进行试验和误差拟合。

公开(公告)号：US20060276030A1

公开(公告)日：2006-12-07

申请号：US11142215

申请日：2005-06-01

申请人： Jean Wang ,  Chia-Ming Yang ,  Henry Lo ,  Joshua Tseng

发明人： Jean Wang ,  Chia-Ming Yang ,  Henry Lo ,  Joshua Tseng

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/02068 ,  H01L21/32115 ,  H01L21/7684 ,  H01L21/76877

摘要： A method of forming a metal feature in a low-k dielectric layer is provided. The method includes forming an opening in a low-k dielectric layer, forming a metal layer having a substantially planar surface over the low-k dielectric layer using spin-on method, and stress free polishing the metal layer. Preferably, the metal layer comprises copper or copper alloys. The metal layer preferably includes a first sub layer having a substantially non-planar surface and a second sub layer having a substantially planar surface on the first sub layer.

摘要翻译： 提供了一种在低k电介质层中形成金属特征的方法。 该方法包括在低k电介质层中形成开口，使用旋转方法在​​低k电介质层上形成具有基本平坦表面的金属层，并且对金属层进行无应力的研磨。 优选地，金属层包括铜或铜合金。 金属层优选地包括具有基本非平面表面的第一子层和在第一子层上具有基本平坦表面的第二子层。