公开(公告)号：US20140136823A1

公开(公告)日：2014-05-15

申请号：US13678066

申请日：2012-11-15

申请人： Daniel J. Ragland ,  Nicholas J. Adams ,  Ryan D. Wells

发明人： Daniel J. Ragland ,  Nicholas J. Adams ,  Ryan D. Wells

IPC分类号： G06F15/177

CPC分类号： G06F9/44505

摘要： In an embodiment, a processor includes a power control unit (PCU) to control power delivery to components of the processor and further including a storage having an overclock lock indicator which when set is to prevent a user from updating configuration settings associated with overclocking performance of the processor within an operating system (OS) environment. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括功率控制单元（PCU），用于控制对处理器的组件的功率传递，并且还包括具有超频锁定指示器的存储器，其被设置为防止用户更新与超频性能相关联的配置设置 操作系统（OS）环境中的处理器。 描述和要求保护其他实施例。

公开(公告)号：US20130173902A1

公开(公告)日：2013-07-04

申请号：US13342023

申请日：2011-12-31

申请人： Inder M. Sodhi ,  Amjad M. Khan ,  Zeev Offen ,  Ryan D. Wells

发明人： Inder M. Sodhi ,  Amjad M. Khan ,  Zeev Offen ,  Ryan D. Wells

IPC分类号： G06F1/26 ,  G06F9/00

CPC分类号： G06F1/3296 ,  G06F1/3243 ,  G06F1/3287 ,  G06F8/52 ,  G06F9/3017 ,  G06F9/3877 ,  Y02D10/152 ,  Y02D10/171 ,  Y02D50/20

摘要： I/O logic can be separated into critical and non-critical portions, with the non-critical portions being powered down during processor idle. The I/O logic is separated into gate logic and ungated logic, where the ungated logic continues to be powered during a processor deep sleep state, and the gated logic is powered off during the deep sleep state. A power control unit can trigger the shutting down of the I/O logic.

摘要翻译： I / O逻辑可以分为关键部分和非关键部分，非关键部分在处理器空闲期间关闭。 I / O逻辑分为门逻辑和非门逻辑，其中非门逻辑在处理器深度睡眠状态期间继续供电，并且门控逻辑在深度睡眠状态期间断电。 电源控制单元可以触发I / O逻辑的关闭。

公开(公告)号：US20120216058A1

公开(公告)日：2012-08-23

申请号：US13335635

申请日：2011-12-22

申请人： Ryan D. Wells ,  Sanjeev Jahagirdar ,  Inder Sodhi ,  Jeremy Shrall ,  Stephen H. Gunther

发明人： Ryan D. Wells ,  Sanjeev Jahagirdar ,  Inder Sodhi ,  Jeremy Shrall ,  Stephen H. Gunther

IPC分类号： G06F1/32 ,  G06F1/26

CPC分类号： G06F1/324 ,  G06F1/26 ,  G06F1/3206 ,  Y02D10/126

摘要： According to one embodiment of the invention, an integrated circuit device at least one compute engine and a control unit. Coupled to the compute engine(s), the control unit is adapted to dynamically control an energy-efficient operating setting of at least one power management parameter for the integrated circuit device after execution of Basic Input/Output System (BIOS) has already completed

摘要翻译： 根据本发明的一个实施例，集成电路装置至少包括一个计算引擎和一个控制单元。 耦合到计算引擎，控制单元适于在执行基本输入/输出系统（BIOS）已经完成之后动态地控制用于集成电路设备的至少一个功率管理参数的节能操作设置

公开(公告)号：US20120159216A1

公开(公告)日：2012-06-21

申请号：US13335747

申请日：2011-12-22

申请人： Ryan D. Wells ,  Uzi Sasson ,  Inder M. Sodhi ,  Sanjeev Jahagirdar

发明人： Ryan D. Wells ,  Uzi Sasson ,  Inder M. Sodhi ,  Sanjeev Jahagirdar

IPC分类号： G06F1/32 ,  G06F1/26

CPC分类号： G06F1/26 ,  G06F1/206 ,  G06F1/3206 ,  G06F1/3296 ,  Y02D10/16 ,  Y02D10/172

摘要： Embodiments of systems, apparatuses, and methods for energy efficiency and energy conservation including enhanced temperature based voltage control are described. In one embodiment, an apparatus includes a processor and a controller coupled with the processor. In one embodiment, the controller receives a temperature measurement corresponding to a current temperature of the processor. In one embodiment, the controller further determines an adjustment to a voltage being applied to the processor based at least in part on the temperature measurement and a plurality of internal limits of the processor, wherein the determined adjustment to the voltage is based on an inverse temperature dependence relationship between at least one of an operating frequency and a voltage of the processor, and temperature. In one embodiment, the controller provides the determined adjustment to the voltage to a voltage regulator interface.

摘要翻译： 描述了包括增强的基于温度的电压控制的能量效率和节能的系统，装置和方法的实施例。 在一个实施例中，一种装置包括处理器和与处理器耦合的控制器。 在一个实施例中，控制器接收与处理器的当前温度相对应的温度测量。 在一个实施例中，控制器至少部分地基于温度测量和处理器的多个内部限制来确定对施加到处理器的电压的调整，其中所确定的对电压的调整基于逆温度 处理器的工作频率和电压中的至少一个之间的依赖关系以及温度。 在一个实施例中，控制器将确定的调整提供给电压调节器接口的电压。

公开(公告)号：US20120095607A1

公开(公告)日：2012-04-19

申请号：US13335638

申请日：2011-12-22

申请人： Ryan D. Wells ,  Avinash N. Ananthakrishnan ,  Inder Sodhi ,  Eric C. Samson ,  Joydeep Ray

发明人： Ryan D. Wells ,  Avinash N. Ananthakrishnan ,  Inder Sodhi ,  Eric C. Samson ,  Joydeep Ray

IPC分类号： G06F1/26

CPC分类号： G06F1/3203 ,  G06F1/3253 ,  Y02D10/151

摘要： According to one embodiment of the invention, an integrated circuit device comprises an interconnect, at least one compute engine and a control unit. Coupled to the at least one compute engine via the interconnect, the control unit to analyze heuristic information from the at least one compute engine and to increase or decrease a bandwidth of the interconnect based on the heuristic information.

摘要翻译： 根据本发明的一个实施例，集成电路设备包括互连，至少一个计算引擎和控制单元。 所述控制单元经由所述互连耦合到所述至少一个计算引擎，以分析来自所述至少一个计算引擎的启发式信息，并且基于所述启发式信息来增加或减少所述互连的带宽。

公开(公告)号：US20110040940A1

公开(公告)日：2011-02-17

申请号：US12583036

申请日：2009-08-13

申请人： Ryan D. Wells ,  Michael J. Muchnick ,  Chinnakrishnan S. Ballapuram

发明人： Ryan D. Wells ,  Michael J. Muchnick ,  Chinnakrishnan S. Ballapuram

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F3/0605 ,  G06F3/0625 ,  G06F3/0631 ,  G06F3/0653 ,  G06F3/0673 ,  G06F12/084 ,  G06F12/0864 ,  G06F2212/1028 ,  G06F2212/1044 ,  G06F2212/604 ,  G06F2212/6046 ,  Y02D10/13

摘要： The present invention discloses a method comprising: sending cache request; monitoring power state; comparing said power state; allocating cache resources; filling cache; updating said power state; repeating said sending, said monitoring, said comparing, said allocating, said filling, and said updating until workload is completed.

摘要翻译： 本发明公开了一种方法，包括：发送缓存请求; 监控电源状态; 比较电源状态; 分配缓存资源; 填充缓存; 更新所述电源状态; 重复所述发送，所述监视，所述比较，所述分配，所述填充和所述更新，直到工作量完成。

公开(公告)号：US09563254B2

公开(公告)日：2017-02-07

申请号：US13335635

申请日：2011-12-22

申请人： Ryan D. Wells ,  Sanjeev Jahagirdar ,  Inder Sodhi ,  Jeremy Shrall ,  Stephen H. Gunther

发明人： Ryan D. Wells ,  Sanjeev Jahagirdar ,  Inder Sodhi ,  Jeremy Shrall ,  Stephen H. Gunther

IPC分类号： G06F1/00 ,  G06F1/32 ,  G06F1/26

CPC分类号： G06F1/324 ,  G06F1/26 ,  G06F1/3206 ,  Y02D10/126

摘要： According to one embodiment of the invention, an integrated circuit device at least one compute engine and a control unit. Coupled to the compute engine(s), the control unit is adapted to dynamically control an energy-efficient operating setting of at least one power management parameter for the integrated circuit device after execution of Basic Input/Output System (BIOS) has already completed.

摘要翻译： 根据本发明的一个实施例，集成电路装置至少包括一个计算引擎和一个控制单元。 耦合到计算引擎，控制单元适于在执行基本输入/输出系统（BIOS）已经完成之后动态地控制用于集成电路设备的至少一个功率管理参数的节能操作设置。

公开(公告)号：US20120179927A1

公开(公告)日：2012-07-12

申请号：US13335738

申请日：2011-12-22

申请人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

发明人： Inder M. Sodhi ,  Alon Naveh ,  Doron Rajwan ,  Ryan D. Wells ,  Eric C. Samson

IPC分类号： G06F1/32

CPC分类号： G06F3/0625 ,  G06F1/3206 ,  G06F1/3278 ,  G06F1/3287 ,  G06F3/0634 ,  G06F3/0673 ,  Y02D10/157 ,  Y02D10/171

摘要： Embodiments of systems, apparatuses, and methods for energy efficiency and energy conservation including enabling autonomous hardware-based deep power down of devices are described. In one embodiment, a system includes a device, a static memory, and a power control unit coupled with the device and the static memory. The system further includes a deep power down logic of the power control unit to monitor a status of the device, and to transfer the device to a deep power down state when the device is idle. In the system, the device consumes less power when in the deep power down state than in the idle state.

摘要翻译： 描述了能量效率和能量节约的系统，装置和方法的实施例，包括实现设备的自主的基于硬件的深度断电。 在一个实施例中，系统包括与设备和静态存储器耦合的设备，静态存储器和功率控制单元。 该系统还包括功率控制单元的深度掉电逻辑，用于监视设备的状态，并且当设备空闲时将设备传送到深度断电状态。 在系统中，当处于深功率关闭状态时，器件消耗的功率小于空闲状态。

公开(公告)号：US20120159201A1

公开(公告)日：2012-06-21

申请号：US13118183

申请日：2011-05-27

申请人： Eric Distefano ,  Guy M. Therien ,  Vasudevan Srinivasan ,  Tawfik Rahal-Arabi ,  Venkatesh Ramani ,  Ryan D. Wells ,  Steven H. Gunther ,  Jeremy Shrall ,  James Hermerding, II

发明人： Eric Distefano ,  Guy M. Therien ,  Vasudevan Srinivasan ,  Tawfik Rahal-Arabi ,  Venkatesh Ramani ,  Ryan D. Wells ,  Steven H. Gunther ,  Jeremy Shrall ,  James Hermerding, II

IPC分类号： G06F1/26

CPC分类号： G06F1/3234 ,  G06F1/206 ,  G06F1/26 ,  Y02D10/16

摘要： A technique to change a thermal design power (TDP) value. In one embodiment, one or more environmental or user-driven changes may cause a processor's TDP value to be changed. Furthermore, in some embodiments a change in TDP may alter a turbo mode target frequency.

摘要翻译： 一种改变热设计功耗（TDP）值的技术。 在一个实施例中，一个或多个环境或用户驱动的改变可以导致处理器的TDP值被改变。 此外，在一些实施例中，TDP的改变可以改变涡轮模式目标频率。

公开(公告)号：US09753516B2

公开(公告)日：2017-09-05

申请号：US13335628

申请日：2011-12-22

申请人： Ryan D. Wells ,  Avinash N. Ananthakrishnan ,  Efraim Rotem ,  Doron Rajwan ,  Gary A. Andrew

发明人： Ryan D. Wells ,  Avinash N. Ananthakrishnan ,  Efraim Rotem ,  Doron Rajwan ,  Gary A. Andrew

IPC分类号： G06F1/00 ,  G06F1/32

CPC分类号： G06F1/3206 ,  G06F1/324 ,  Y02D10/126

摘要： According to one embodiment of the invention, an integrated circuit device comprises one or more processor cores and a control unit coupled to the processor core(s). The control unit is adapted to control an operating frequency of at least one processor core based on an estimated activity level in lieu of a power level. The estimated activity level differing from an estimated power level by being independent of leakage power and voltage characteristics particular to that integrated circuit device.