公开(公告)号：US20050260830A1

公开(公告)日：2005-11-24

申请号：US11089208

申请日：2005-03-24

申请人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

发明人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

IPC分类号： H01L21/304 ,  C30B1/00 ,  H01L21/00 ,  H01L21/20 ,  H01L21/306 ,  H01L21/36

CPC分类号： H01L21/02052

摘要： This invention provides methods of fabricating semiconductor devices, wherein an alloy layer is formed on a semiconductor substrate to form a substrate structure, which methods include using an aqueous solution diluted ammonia and peroxide mixture (APM) to perform cleaning and/or wet etching treatment steps on the substrate structure.

摘要翻译： 本发明提供制造半导体器件的方法，其中在半导体衬底上形成合金层以形成衬底结构，该方法包括使用稀氨水溶液和过氧化物混合物（APM）进行清洗和/或湿蚀刻处理步骤 在衬底结构上。

公开(公告)号：US08058180B2

公开(公告)日：2011-11-15

申请号：US12032048

申请日：2008-02-15

申请人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

发明人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

IPC分类号： H01L21/461 ,  H01L21/302

CPC分类号： H01L21/02052

摘要： This invention provides methods of fabricating semiconductor devices, wherein an alloy layer is formed on a semiconductor substrate to form a substrate structure, which methods include using an aqueous solution diluted ammonia and peroxide mixture (APM) to perform cleaning and/or wet etching treatment steps on the substrate structure.

摘要翻译： 本发明提供制造半导体器件的方法，其中在半导体衬底上形成合金层以形成衬底结构，该方法包括使用稀氨水溶液和过氧化物混合物（APM）进行清洗和/或湿蚀刻处理步骤 在衬底结构上。

公开(公告)号：US20080194110A1

公开(公告)日：2008-08-14

申请号：US12032048

申请日：2008-02-15

申请人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

发明人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

IPC分类号： H01L21/302

CPC分类号： H01L21/02052

摘要： This invention provides methods of fabricating semiconductor devices, wherein an alloy layer is formed on a semiconductor substrate to form a substrate structure, which methods include using an aqueous solution diluted ammonia and peroxide mixture (APM) to perform cleaning and/or wet etching treatment steps on the substrate structure.

摘要翻译： 本发明提供制造半导体器件的方法，其中在半导体衬底上形成合金层以形成衬底结构，该方法包括使用稀氨水溶液和过氧化物混合物（APM）进行清洗和/或湿蚀刻处理步骤 在衬底结构上。

公开(公告)号：US07354868B2

公开(公告)日：2008-04-08

申请号：US11089208

申请日：2005-03-24

申请人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

发明人： Doo-Won Kwon ,  Hyung-Ho Ko ,  Chang-Sup Mun ,  Woo-Gwan Shim ,  Im-Soo Park ,  Yu-Kyung Kim ,  Jeong-Nam Han

IPC分类号： H01L21/461 ,  H01L21/302

CPC分类号： H01L21/02052

摘要： This invention provides methods of fabricating semiconductor devices, wherein an alloy layer is formed on a semiconductor substrate to form a substrate structure, which methods include using an aqueous solution diluted ammonia and peroxide mixture (APM) to perform cleaning and/or wet etching treatment steps on the substrate structure.

摘要翻译： 本发明提供制造半导体器件的方法，其中在半导体衬底上形成合金层以形成衬底结构，该方法包括使用稀氨水溶液和过氧化物混合物（APM）进行清洗和/或湿蚀刻处理步骤 在衬底结构上。

公开(公告)号：US20070293054A1

公开(公告)日：2007-12-20

申请号：US11752834

申请日：2007-05-23

申请人： Hyo-San Lee ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Jeong-Nam Han

发明人： Hyo-San Lee ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Jeong-Nam Han

IPC分类号： H01L21/306 ,  H01L21/302

CPC分类号： H01L21/02101 ,  H01L21/31111 ,  H01L21/67051 ,  H01L21/6708 ,  H01L27/10852 ,  Y10S134/902

摘要： Provided herein are etching, cleaning and drying methods using a supercritical fluid, and a chamber system for conducting the same. The etching method includes etching the material layer using a supercritical carbon dioxide in which an etching chemical is dissolved, and removing an etching by-product created from a reaction between the material layer and the etching chemical using a supercritical carbon dioxide in which a cleaning chemical is dissolved. Methods of manufacturing a semiconductor device are also provided.

摘要翻译： 本文提供了使用超临界流体的蚀刻，清洁和干燥方法以及用于进行该临界流体的室系统。 蚀刻方法包括使用其中溶解蚀刻剂的超临界二氧化碳蚀刻材料层，以及使用超临界二氧化碳除去由材料层和蚀刻化学品之间的反应产生的蚀刻副产物，其中清洁化学品 溶解 还提供了制造半导体器件的方法。

公开(公告)号：US20050026420A1

公开(公告)日：2005-02-03

申请号：US10818266

申请日：2004-04-02

申请人： Jeong-Nam Han ,  Woo-Gwan Shim ,  Woo-Sung Han ,  Chang-Ki Hong ,  Sang-Jun Choi

发明人： Jeong-Nam Han ,  Woo-Gwan Shim ,  Woo-Sung Han ,  Chang-Ki Hong ,  Sang-Jun Choi

IPC分类号： H01L21/28 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/60 ,  H01L21/768 ,  H01L23/485 ,  H01L21/44 ,  H01L21/50 ,  H01L21/8222

CPC分类号： H01L21/76897 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/76802 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacturing a semiconductor device using a polysilicon layer as an etching mask includes: (a) forming an interlayer dielectric over a semiconductor substrate; (b) forming a polysilicon layer pattern over the interlayer dielectric; (c) forming a contact hole in the interlayer dielectric by etching the interlayer dielectric using the polysilicon layer pattern as an etching mask; (d) removing the polysilicon layer pattern by an etching process that has a large etching selectivity of the polisilicon layer with respect to the interlayer dielectric and about 3% or less etching uniformity; and (e) forming a contact by filling the contact hole with a conductive material.

摘要翻译： 使用多晶硅层作为蚀刻掩模制造半导体器件的方法包括：（a）在半导体衬底上形成层间电介质; （b）在层间电介质上形成多晶硅层图案; （c）通过使用多晶硅层图案作为蚀刻掩模蚀刻层间电介质，在层间电介质中形成接触孔; （d）通过蚀刻工艺去除多晶硅层图案，所述蚀刻工艺对于硅酸盐层相对于层间电介质具有大的蚀刻选择性，蚀刻均匀性为约3％以下; 和（e）通过用导电材料填充接触孔来形成接触。

公开(公告)号：US20050037562A1

公开(公告)日：2005-02-17

申请号：US10835142

申请日：2004-04-28

申请人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

发明人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

IPC分类号： H01L27/108 ,  H01L21/02 ,  H01L21/8242 ,  H01L21/8234 ,  H01L21/8244

CPC分类号： H01L28/91 ,  H01L27/10852 ,  Y10S438/978

摘要： In one embodiment, a semiconductor device comprises a base and a tapered wall formed on the base. The wall has a midline and also has an inner sidewall and an outer sidewall. The inner sidewall and the outer sidewall are substantially symmetrical with each other in relation to the midline. Thus, the reliability of the semiconductor capacitor structure can be improved and the throughput can be increased. Also, further scaling down of semiconductor devices can be facilitated with the principles of the present invention.

摘要翻译： 在一个实施例中，半导体器件包括形成在基底上的基部和锥形壁。 壁具有中线并且还具有内侧壁和外侧壁。 内侧壁和外侧壁相对于中线彼此基本对称。 因此，可以提高半导体电容器结构的可靠性，并且可以提高吞吐量。 此外，根据本发明的原理，可以促进半导体器件的进一步缩小。

公开(公告)号：US20060097410A1

公开(公告)日：2006-05-11

申请号：US11312952

申请日：2005-12-19

申请人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

发明人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

IPC分类号： H01L23/58

CPC分类号： H01L27/10852 ,  H01L27/10817 ,  H01L28/91

摘要： In one embodiment, a semiconductor device comprises a base and a tapered wall formed on the base. The wall has a midline and also has an inner sidewall and an outer sidewall. The inner sidewall and the outer sidewall are substantially symmetrical with each other in relation to the midline. Thus, the reliability of the semiconductor capacitor structure can be improved and the throughput can be increased. Also, further scaling down of semiconductor devices can be facilitated with the principles of the present invention.

公开(公告)号：US07018892B2

公开(公告)日：2006-03-28

申请号：US10835142

申请日：2004-04-28

申请人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

发明人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

IPC分类号： H01L21/8242

CPC分类号： H01L28/91 ,  H01L27/10852 ,  Y10S438/978

摘要： In one embodiment, a semiconductor device comprises a base and a tapered wall formed on the base. The wall has a midline and also has an inner sidewall and an outer sidewall. The inner sidewall and the outer sidewall are substantially symmetrical with each other in relation to the midline. Thus, the reliability of the semiconductor capacitor structure can be improved and the throughput can be increased. Also, further scaling down of semiconductor devices can be facilitated with the principles of the present invention.

公开(公告)号：US07544985B2

公开(公告)日：2009-06-09

申请号：US11312952

申请日：2005-12-19

申请人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

发明人： Woo-Gwan Shim ,  Chang-Ki Hong ,  Sang-Jun Choi ,  Jeong-Nam Han

IPC分类号： H01L27/108

CPC分类号： H01L27/10852 ,  H01L27/10817 ,  H01L28/91

摘要： In one embodiment, a semiconductor device comprises a base and a tapered wall formed on the base. The wall has a midline and also has an inner sidewall and an outer sidewall. The inner sidewall and the outer sidewall are substantially symmetrical with each other in relation to the midline. Thus, the reliability of the semiconductor capacitor structure can be improved and the throughput can be increased. Also, further scaling down of semiconductor devices can be facilitated with the principles of the present invention.

摘要翻译： 在一个实施例中，半导体器件包括形成在基底上的基部和锥形壁。 壁具有中线并且还具有内侧壁和外侧壁。 内侧壁和外侧壁相对于中线彼此基本对称。 因此，可以提高半导体电容器结构的可靠性，并且可以提高吞吐量。 此外，根据本发明的原理，可以促进半导体器件的进一步缩小。