公开(公告)号：US20050114569A1

公开(公告)日：2005-05-26

申请号：US10723347

申请日：2003-11-25

申请人： Zohar Bogin ,  Brent Chartrand ,  Arthur Hunter

发明人： Zohar Bogin ,  Brent Chartrand ,  Arthur Hunter

IPC分类号： G06F13/16 ,  G06F13/28 ,  G06F13/00

CPC分类号： G06F13/28

摘要： Machine-readable media, methods, and apparatus are described to stream data between a codec and a buffer in system memory and to maintain a value in system memory that is indicative of a current position in the buffer. In some embodiments, an audio controller streams the data across an isochronous channel having relaxed ordering rules to the buffer in the system memory and updates the value indicative of current position via a write across the isochronous channel to the system memory.

摘要翻译： 描述了机器可读介质，方法和装置，以在系统存储器中的编解码器和缓冲器之间流式传输数据，并维持指示缓冲器中当前位置的系统存储器中的值。 在一些实施例中，音频控制器通过具有放松排序规则的同步信道将数据流传输到系统存储器中的缓冲器，并且通过跨同步信道的写入更新指示当前位置的值到系统存储器。

公开(公告)号：US5533200A

公开(公告)日：1996-07-02

申请号：US210560

申请日：1994-03-18

申请人： Timothy M. Dobbins ,  Zohar Bogin

发明人： Timothy M. Dobbins ,  Zohar Bogin

IPC分类号： G06F13/36 ,  G06F1/22 ,  G06F13/00 ,  G06F13/364

CPC分类号： G06F13/364 ,  G06F1/22

摘要： A semiconductor component is which is capable of controlling transmission of information between a plurality of semiconductor components in a computer system. The semiconductor component comprises of a first signal generator capable of sending a signal of a first type over a shared line and a second signal generator capable of sending a signal of a second type over the line. It also comprises of a first logic device capable of controlling the first signal generator and a second logic device capable of controlling the second signal generator.

摘要翻译： 半导体部件能够控制计算机系统中的多个半导体部件之间的信息传输。 半导体部件包括能够通过共享线路发送第一类型的信号的第一信号发生器和能够在线路上发送第二类型的信号的第二信号发生器。 它还包括能够控制第一信号发生器的第一逻辑器件和能够控制第二信号发生器的第二逻辑器件。

公开(公告)号：US09100693B2

公开(公告)日：2015-08-04

申请号：US12796502

申请日：2010-06-08

申请人： Balaji Vembu ,  Suryaprasad Kareenahalli ,  Daniel Nemiroff ,  Zohar Bogin ,  Raul Gutierrez

发明人： Balaji Vembu ,  Suryaprasad Kareenahalli ,  Daniel Nemiroff ,  Zohar Bogin ,  Raul Gutierrez

IPC分类号： H04L29/06 ,  H04N21/4405 ,  H04N21/426 ,  H04N21/4408 ,  G06F21/10

CPC分类号： H04N21/4405 ,  G06F21/10 ,  H04N21/4181 ,  H04N21/42623 ,  H04N21/4408

摘要： An apparatus for secured playback is presented. In one embodiment, the apparatus includes a controller that includes a key derivation module to manage authentication and key derivation. In one embodiment, the apparatus provides a video decryption key to a graphics engine if video data portions in a data stream are retrievable without having to decrypt the data stream. In one embodiment, the apparatus also includes a decryption module to decrypt a part of data in conjunction with an encryption key to generate video information and video data. The controller then writes an encrypted version of the video data to a video buffer of a graphics engine.

摘要翻译： 提出了一种用于安全播放的设备。 在一个实施例中，该装置包括控制器，其包括用于管理认证和密钥推导的密钥导出模块。 在一个实施例中，如果可以检索数据流中的视频数据部分而不必对数据流进行解密，则该装置向图形引擎提供视频解密密钥。 在一个实施例中，该装置还包括解密模块，用于结合加密密钥对一部分数据进行解密以产生视频信息和视频数据。 然后，控制器将视频数据的加密版本写入图形引擎的视频缓冲器。

公开(公告)号：US20100169883A1

公开(公告)日：2010-07-01

申请号：US12347970

申请日：2008-12-31

申请人： Zohar Bogin ,  Suryaprasad Kareenahaili ,  Rajeev K. Nalawadi ,  Michael Tabet ,  Darren Abramson

发明人： Zohar Bogin ,  Suryaprasad Kareenahaili ,  Rajeev K. Nalawadi ,  Michael Tabet ,  Darren Abramson

IPC分类号： G06F9/455

CPC分类号： G06F13/24 ,  G06F9/45533 ,  G06F9/45558 ,  G06F9/4812

摘要： Embodiments of apparatuses, methods, and systems for providing multiple virtual device controllers by redirecting an interrupt from a physical device controller are disclosed. In one embodiment, an apparatus includes a processor, a physical device controller, and virtualization logic. The virtualization logic is to receive a first interrupt from the physical device controller, and in response, send a second interrupt to the processor from one of a plurality of virtual device controllers.

摘要翻译： 公开了通过从物理设备控制器重定向中断来提供多个虚拟设备控制器的设备，方法和系统的实施例。 在一个实施例中，装置包括处理器，物理设备控制器和虚拟化逻辑。 虚拟化逻辑是从物理设备控制器接收第一中断，并且作为响应，从多个虚拟设备控制器之一向处理器发送第二中断。

公开(公告)号：US07612780B2

公开(公告)日：2009-11-03

申请号：US11784342

申请日：2007-04-06

申请人： David E Freker ,  Aditya Sreenivas ,  Zohar Bogin ,  Anoop Mukker ,  Tuong Trieu

发明人： David E Freker ,  Aditya Sreenivas ,  Zohar Bogin ,  Anoop Mukker ,  Tuong Trieu

IPC分类号： G09G5/399 ,  G06F13/00 ,  G09G5/39

CPC分类号： G06F13/1684

摘要： Embodiments of the present invention relate to accessing a first pair of adjacent data blocks using a first channel of a dual channel memory device; and simultaneously accessing a second pair of adjacent data blocks using a second channel of the memory device, the second pair being spaced apart from the first pair by a predetermined interval.

摘要翻译： 本发明的实施例涉及使用双通道存储器件的第一通道访问第一对相邻数据块; 并且使用所述存储器件的第二通道同时访问第二对相邻数据块，所述第二对与所述第一对间隔开预定间隔。

公开(公告)号：US20070239955A1

公开(公告)日：2007-10-11

申请号：US11394462

申请日：2006-03-30

申请人： Chee Teh ,  Suryaprasad Kareenahalli ,  Zohar Bogin

发明人： Chee Teh ,  Suryaprasad Kareenahalli ,  Zohar Bogin

IPC分类号： G06F13/28

CPC分类号： G06F13/1668 ,  G06F12/0215

摘要： Embodiments of a memory scoreboard are presented herein.

摘要翻译： 记忆记分板的实施例在本文中给出。

公开(公告)号：US06915407B2

公开(公告)日：2005-07-05

申请号：US10813145

申请日：2004-03-30

申请人： Srinivasan T. Rajappa ,  Romesh B. Trivedi ,  Rajagopal Subramanian ,  Zohar Bogin ,  Serafin Garcia

发明人： Srinivasan T. Rajappa ,  Romesh B. Trivedi ,  Rajagopal Subramanian ,  Zohar Bogin ,  Serafin Garcia

IPC分类号： G06F13/40 ,  G06F12/00

CPC分类号： G06F13/4054

摘要： A method and apparatus for a source synchronous address receiver for a system bus. In one embodiment, a flow-through between a system bus address input to a memory bus is controlled by two inputs: one is a source synchronous address strobe directing the receiver to latch the address and store data, while the other is a protocol signal, signaling the beginning of the address transfer. A flow-through circuit generates an enable signal in response to a digital address strobe signal and a digital address select signal to generate, prior to receipt of the address packet, an enable signal for a flow-through gate having the address packet and the enable signal as inputs. The flow-through gate provides the first component of the digital address packet (transaction address) to a chipset once the digital address packet appears on the address pin. Other embodiments are described and claimed.

摘要翻译： 一种用于系统总线的源同步地址接收器的方法和装置。 在一个实施例中，输入到存储器总线的系统总线地址之间的流通由两个输入来控制：一个是源同步地址选通，指示接收器锁存地址并存储数据，而另一个是协议信号， 表示地址转移的开始。 流通电路响应于数字地址选通信号和数字地址选择信号产生使能信号，以在接收到地址分组之前生成具有地址分组和使能的流通门的使能信号 信号作为输入。 数字地址数据包出现在地址引脚上时，流通门将数字地址数据包（交易地址）的第一个分量提供给芯片组。 描述和要求保护其他实施例。

公开(公告)号：US06748513B1

公开(公告)日：2004-06-08

申请号：US09665922

申请日：2000-09-20

申请人： Srinivasan T. Rajappa ,  Romesh B. Trivedi ,  Rajagopal Subramanian ,  Zohar Bogin ,  Serafin Garcia

发明人： Srinivasan T. Rajappa ,  Romesh B. Trivedi ,  Rajagopal Subramanian ,  Zohar Bogin ,  Serafin Garcia

IPC分类号： G06F1200

CPC分类号： G06F13/4054

摘要： A method and apparatus for a source synchronous address receiver for a system bus is described. A flow-through between a system bus address input to a memory bus is controlled by two inputs: one is a source synchronous address strobe directing the receiver to latch the address and store data, while the other is a protocol signal, signaling the beginning of the address transfer. A flow-through circuit generates an enable signal in response to a digital address strobe signal and a digital address select signal to generate, prior to receipt of the address packet, an enable signal for a flow-through gate having the address packet and the enable signal as inputs. The flow-through gate provides the first component of the digital address packet (transaction address) to a chipset once the digital address packet appears on the address pin.

摘要翻译： 描述了用于系统总线的源同步地址接收器的方法和装置。 输入到存储器总线的系统总线地址之间的流通由两个输入控制：一个是源同步地址选通，指示接收器锁存地址并存储数据，而另一个是协议信号， 地址转移。 流通电路响应于数字地址选通信号和数字地址选择信号产生使能信号，以在接收到地址分组之前生成具有地址分组和使能的流通门的使能信号 信号作为输入。 数字地址数据包出现在地址引脚上时，流通门将数字地址数据包（交易地址）的第一个分量提供给芯片组。

公开(公告)号：US06470238B1

公开(公告)日：2002-10-22

申请号：US09335101

申请日：1999-06-17

申请人： Puthiya K. Nizar ,  David J. McDonnell ,  Brian K. Langendorf ,  Michael G. LaTondre ,  Jeff L. Rabe ,  Tom A. Sutera ,  Zohar Bogin ,  Vincent E. VonBokern

发明人： Puthiya K. Nizar ,  David J. McDonnell ,  Brian K. Langendorf ,  Michael G. LaTondre ,  Jeff L. Rabe ,  Tom A. Sutera ,  Zohar Bogin ,  Vincent E. VonBokern

IPC分类号： G05D2300

CPC分类号： G06F13/1668

摘要： A method for controlling device temperature. The method involves determining access rate to a component, comparing the access rate with a predetermined threshold modified by a weighted value and controlling the temperature of the component through corrective action.

摘要翻译： 一种控制装置温度的方法。 该方法涉及确定对组件的访问速率，将访问速率与由加权值修改的预定阈值进行比较，并通过纠正措施控制组件的温度。

公开(公告)号：US06243781B1

公开(公告)日：2001-06-05

申请号：US09205051

申请日：1998-12-03

申请人： Wishwesh Gandhi ,  Tuong Trieu ,  Ashish Gadagkar ,  Zohar Bogin ,  David D. Lent

发明人： Wishwesh Gandhi ,  Tuong Trieu ,  Ashish Gadagkar ,  Zohar Bogin ,  David D. Lent

IPC分类号： G06F1314

CPC分类号： G06F13/4036

摘要： In a bus resource having an outbound pipe for processing both non-posted and posted transactions in a FIFO manner, a rejected non-posted transaction at the head of the outbound pipe is moved aside and into an auxiliary buffer to avoid a potential blockage of the outbound pipe. The auxiliary buffer is for holding transaction information and return data of the rejected non-posted transaction. The rejected transaction is eventually completed from the auxiliary buffer as determined by an arbiter.

摘要翻译： 在具有用于以FIFO方式处理非发布和发布的交易的出站管道的总线资源中，在出站管道的头部处的被拒绝的非贴现事务被移动到辅助缓冲器中，以避免潜在的阻塞 出站管道 辅助缓冲区用于保存交易信息并返回被拒绝的非贴现交易的数据。 被拒绝的事务最终由仲裁器确定的辅助缓冲区完成。