公开(公告)号：US20130173956A1

公开(公告)日：2013-07-04

申请号：US13727581

申请日：2012-12-26

申请人： STREAMSCALE, INC.

发明人： Michael H. Anderson

IPC分类号： G06F11/10

CPC分类号： G06F11/1076 ,  G06F3/0619 ,  G06F3/064 ,  G06F3/0683 ,  G06F11/1092 ,  G06F11/1096 ,  G06F12/0238 ,  G06F12/06 ,  G06F2211/1057 ,  G06F2211/109 ,  H03M13/11 ,  H03M13/1191 ,  H03M13/134 ,  H03M13/1515 ,  H03M13/154 ,  H03M13/158 ,  H03M13/373 ,  H03M13/3761 ,  H03M13/3776 ,  H03M13/616 ,  H04L1/0043

摘要： A system for software error-correcting code (ECC) protection or compression of original data using ECC data in a first memory is provided. The system includes a processing core for executing computer instructions and accessing data from a main memory, and a non-volatile storage medium for storing the computer instructions. The software ECC protection or compression includes: a data matrix for holding the original data in the first memory; a check matrix for holding the ECC data in the first memory; an encoding matrix for holding first factors in the main memory, the first factors being for encoding the original data into the ECC data; and a thread for executing on the processing core. The thread includes a Galois Field multiplier for multiplying entries of the data matrix by an entry of the encoding matrix, and a sequencer for ordering operations using the Galois Field multiplier to generate the ECC data.

公开(公告)号：US20130007573A1

公开(公告)日：2013-01-03

申请号：US13175500

申请日：2011-07-01

申请人： Sivakumar Radhakrishnan ,  Mark A. Schmisseur ,  Sin S. Tan ,  Kenneth C. Haren ,  Thomas C. Brown ,  Pankaj Kumar ,  Vinodh Gopal ,  Wajdi K. Feghali

发明人： Sivakumar Radhakrishnan ,  Mark A. Schmisseur ,  Sin S. Tan ,  Kenneth C. Haren ,  Thomas C. Brown ,  Pankaj Kumar ,  Vinodh Gopal ,  Wajdi K. Feghali

IPC分类号： H03M13/09 ,  G06F11/10

CPC分类号： G06F11/10 ,  G06F11/1076 ,  H03M1/1052 ,  H03M7/42 ,  H03M13/09 ,  H03M13/091 ,  H03M13/158 ,  H03M13/6575

摘要： Embodiments of the present disclosure describe methods, apparatus, and system configurations for cyclic redundancy check circuits using Galois-field arithmetic.

摘要翻译： 本公开的实施例描述了使用伽罗瓦域算术的循环冗余校验电路的方法，装置和系统配置。

公开(公告)号：US08099649B2

公开(公告)日：2012-01-17

申请号：US12155589

申请日：2008-06-06

申请人： Yueh-Teng Hsu

发明人： Yueh-Teng Hsu

IPC分类号： H03M13/00 ,  H03M13/03 ,  G06F11/10

CPC分类号： H03M13/158

摘要： A data processing method includes the steps of: initializing a syndrome vector to be an (n−1)th symbol; finding a corresponding mask based on the syndrome vector, wherein the mask is zero when the (n−1)th symbol is zero; correcting a known constant, which is zero when the syndrome vector is zero, based on the mask; inputting the syndrome vector to a log look-up table to correspondingly find log data; performing a modulo addition operation corresponding to log maximum data to find a log sum based on the log data and a log known constant; and inputting the log sum to an anti-log look-up table to correspondingly find operational data.

摘要翻译： 数据处理方法包括以下步骤：将校正子向量初始化为第（n-1）符号; 基于所述校正子向量找到对应的掩码，其中当第（n-1）个符号为零时，所述掩码为零; 校正已知常数，当校正子向量为零时，基于掩码为零; 将校正子向量输入到日志查找表中以对应地找到日志数据; 执行与日志最大数据相对应的模加法运算，以基于日志数据和对数已知常数找到日志和; 并将日志和输入到反日志查找表中以相应地找到操作数据。

公开(公告)号：US07823050B2

公开(公告)日：2010-10-26

申请号：US11613529

申请日：2006-12-20

申请人： Elyar E. Gasanov ,  Alexander Andreev ,  Ilya V. Neznanov ,  Pavel A. Panteleev ,  Sergei Gashkov

发明人： Elyar E. Gasanov ,  Alexander Andreev ,  Ilya V. Neznanov ,  Pavel A. Panteleev ,  Sergei Gashkov

IPC分类号： H03M13/00

CPC分类号： H03M13/1555 ,  H03M13/152 ,  H03M13/153 ,  H03M13/158

摘要： An improvement to a key equation solver block for a BCH decoder, where the key equation solver block having a number of multiplier units specified by X, where: t*(7*t−1)/(codeword_len−3)≦X

摘要翻译： 对于BCH解码器的关键方程求解器块的改进，其中密钥方程求解器块具有由X指定的乘数单元数，其中：t *（7 * t-1）/（codeord_len-3）＆nlE; X < （t + 1），其中t是用于校正密钥方程求解器块的传输错误的数目，而code_len是由BCH解码器解码的发送码字的长度。

公开(公告)号：US20100036901A1

公开(公告)日：2010-02-11

申请号：US12187286

申请日：2008-08-06

申请人： Leonard D. Rarick

发明人： Leonard D. Rarick

IPC分类号： G06F11/07

CPC分类号： G06F11/1405 ,  G06F11/104 ,  H03M13/158

摘要： During a method, a modulus circuit determines a modulus base p of a first number and a modulus base p of a second number. Also, the modulus circuit performs the operation using the modulus base p of the first number and the modulus base p of the second number, and calculates a modulus base p of the result of the operation involving the first number and the second number. Next, the modulus circuit compares the result of the operation carried out on the modulus base p of the first number and the modulus base p of the second number with the modulus base p of the operation performed on the first number and the second number to identify potential errors associated with the operation. Moreover, the modulus circuit repeats the method to identify additional potential errors associated with the operation, where the determining and calculating operations are repeated using moduli base q.

摘要翻译： 在一种方法中，模数电路确定第一数量的模数基数p和第二数目的模数基数p。 此外，模数电路使用第一数量的模量基数p和第二数量的模量基数p进行操作，并且计算涉及第一数量和第二数量的操作结果的模数基数p。 接下来，模数电路将对第一数量的模量基数p和第二数量的模量基数p进行的操作的结果与在第一数字和第二数目上执行的操作的模数基数p进行比较，以识别 与操作相关的潜在错误。 此外，模数电路重复该方法以识别与操作相关联的附加潜在误差，其中使用模量基准q重复确定和计算操作。

公开(公告)号：US07509564B2

公开(公告)日：2009-03-24

申请号：US11129193

申请日：2005-05-13

申请人： Ralf Dohmen ,  Timo Frithjof Schuering ,  Leilei Song ,  Meng-Lin Mark Yu

发明人： Ralf Dohmen ,  Timo Frithjof Schuering ,  Leilei Song ,  Meng-Lin Mark Yu

IPC分类号： H03M13/00

CPC分类号： H03M13/1595 ,  H03M13/1515 ,  H03M13/1535 ,  H03M13/158

摘要： A decoder, encoder and corresponding system are disclosed for providing fast Forward Error Correcting (FEC) decoding and encoding of syndrome-based error correcting codes. Three-parallel processing is performed by elements of the system. More particularly, in an illustrative embodiment, a decoder performs three-parallel syndrome generation and error determination and calculations, and an encoder performs three-parallel encoding. Low power and complexity techniques are used to save cost and power yet provide relatively high speed encoding and decoding.

摘要翻译： 公开了一种解码器，编码器和对应系统，用于提供基于错误校正码的纠错码的快速前向纠错（FEC）解码和编码。 三并行处理由系统的元件执行。 更具体地，在说明性实施例中，解码器执行三并行校正子生成和错误确定和计算，并且编码器执行三并行编码。 低功耗和复杂度技术用于节省成本和功耗，同时提供相对高速的编码和解码。

公开(公告)号：US07406651B2

公开(公告)日：2008-07-29

申请号：US11024856

申请日：2004-12-30

申请人： Chan-ho Yoon

发明人： Chan-ho Yoon

IPC分类号： H03M13/00

CPC分类号： H03M13/1545 ,  H03M13/1515 ,  H03M13/1535 ,  H03M13/154 ,  H03M13/158

摘要： A Reed-Solomon decoder includes a Chien search circuit to receive an error location polynomial function, performs Chien search, and finds an error location; a Forney algorithm circuit to receives an error pattern polynomial function and find an error pattern; and, a seed generator circuit to indicates a seed value corresponding to a codeword length for the input data. A Chien search is performed to obtain and outputs exponential terms related to variables for the polynomials, wherein the Chien search is performed in the same computational direction as an order for the input data.

摘要翻译： Reed-Solomon解码器包括用于接收错误位置多项式函数的Chien搜索电路，执行Chien搜索，并找到错误位置; Forney算法电路接收错误模式多项式函数并找到错误模式; 以及种子发生器电路，用于指示与输入数据的码字长度对应的种子值。 执行Chien搜索以获得并输出与多项式的变量相关的指数项，其中Chien搜索以与输入数据的顺序相同的计算方向执行。

公开(公告)号：US20080104375A1

公开(公告)日：2008-05-01

申请号：US11894584

申请日：2007-08-20

申请人： Craig Hansen ,  John Moussouris ,  Alexia Massalin

发明人： Craig Hansen ,  John Moussouris ,  Alexia Massalin

IPC分类号： G06F9/30

CPC分类号： G06F9/3001 ,  G03F1/36 ,  G06F9/30 ,  G06F9/30007 ,  G06F9/30014 ,  G06F9/30018 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30145 ,  G06F9/30149 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/35 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3885 ,  G06F9/4484 ,  G06F9/45533 ,  G06F12/02 ,  G06F17/5068 ,  G06F17/5072 ,  G06F17/5081 ,  G06F2217/12 ,  H03M13/158 ,  H03M13/4169 ,  Y02D10/13 ,  Y02D10/26 ,  Y02D10/28 ,  Y02P90/265

摘要： A programmable processor and method for improving the performance of processors by expanding at least two source operands, or a source and a result operand, to a width greater than the width of either the general purpose register or the data path width. The present invention provides operands which are substantially larger than the data path width of the processor by using the contents of a general purpose register to specify a memory address at which a plurality of data path widths of data can be read or written, as well as the size and shape of the operand. In addition, several instructions and apparatus for implementing these instructions are described which obtain performance advantages if the operands are not limited to the width and accessible number of general purpose registers.

摘要翻译： 一种可编程处理器和方法，用于通过将至少两个源操作数或源和结果操作数扩展到大于通用寄存器或数据路径宽度的宽度的宽度来提高处理器的性能。 本发明通过使用通用寄存器的内容来指定可以读取或写入数据的多个数据路径宽度的存储器地址，并且基本上大于处理器的数据路径宽度的操作数，以及 操作数的大小和形状。 此外，描述了用于实现这些指令的几个指令和装置，其如果操作数不限于通用寄存器的宽度和可访问数量，则获得性能优点。

公开(公告)号：US07366969B2

公开(公告)日：2008-04-29

申请号：US10960836

申请日：2004-10-07

申请人： Qiujie Dong ,  Andrew J. Thurston

发明人： Qiujie Dong ,  Andrew J. Thurston

IPC分类号： H03M13/00

CPC分类号： H03M13/159 ,  H03M13/1515 ,  H03M13/158

摘要： Various methods and systems for implementing Reed Solomon multiplication sections from exclusive-OR (XOR) logic are disclosed. For example, a system includes a Reed Solomon multiplication section, which includes XOR-based logic. The XOR-based logic includes an input, an output, and one or more XOR gates. A symbol X is received at the input of the XOR-based logic. The one or more XOR gates are coupled to generate a product of a power of α and X at the output, wherein α is a root of a primitive polynomial of a Reed Solomon code. Such a Reed Solomon multiplication section, which can include one or more multipliers implemented using XOR-based logic, can be included in a Reed Solomon encoder or decoder.

摘要翻译： 公开了用于从异或（XOR）逻辑实现Reed Solomon乘法部分的各种方法和系统。 例如，系统包括Reed Solomon乘法部分，其包括基于XOR的逻辑。 基于XOR的逻辑包括输入，输出和一个或多个异或门。 在基于XOR的逻辑的输入处接收符号X. 一个或多个XOR门被耦合以在输出处产生α和X的幂的乘积，其中α是里德所罗门码的原始多项式的根。 这种Reed Solomon乘法部分可以包括在Reed Solomon编码器或解码器中，该部分可以包括使用基于XOR的逻辑实现的一个或多个乘法器。

公开(公告)号：US07353449B2

公开(公告)日：2008-04-01

申请号：US10513215

申请日：2003-05-06

申请人： Stefan Müller ,  Alexander Kravtchenko ,  Marten Kabutz

发明人： Stefan Müller ,  Alexander Kravtchenko ,  Marten Kabutz

IPC分类号： H03M13/00

CPC分类号： H03M13/158 ,  H03M13/1515

摘要： The invention relates to a Reed-Solomon decoder and to a method of soft decision decoding of Reed-Solomon codes, wherein a syndrome polynomial, an erasure polynomial, and a modified syndrome polynomial are computed on-the-fly in parallel by iteratively updating coefficients of these polynomials.

摘要翻译： 本发明涉及Reed-Solomon解码器和Reed-Solomon码的软判决解码方法，其中通过迭代地更新系数并行地计算校正子多项式，擦除多项式和修正的校正子多项式 的这些多项式。