公开(公告)号：US20110219876A1

公开(公告)日：2011-09-15

申请号：US12720813

申请日：2010-03-10

申请人： Alexander KALNITSKY ,  Fu-Lung HSUEH

发明人： Alexander KALNITSKY ,  Fu-Lung HSUEH

IPC分类号： G01P15/125

CPC分类号： G01B7/003 ,  A63F13/06 ,  A63F13/211 ,  A63F13/24 ,  A63F2300/1043 ,  A63F2300/105 ,  G01P3/52 ,  G01P15/125 ,  G01P15/16

摘要： An apparatus for detecting mechanical displacement in a micro-electromechanical system includes a capacitor having first and second plates spaced from one another, the first and second plates having different work functions and being electrically connected with each other. The capacitor plates are movable with respect to one another such that a spacing between the plates changes in response to a force. A current through the capacitor represents a rate of change in the spacing between the plates at a given time.

摘要翻译： 一种用于检测微机电系统中的机械位移的装置包括具有彼此间隔开的第一和第二板的电容器，所述第一和第二板具有不同的功函数并且彼此电连接。 电容器板可以相对于彼此移动，使得板之间的间隔响应于力而变化。 通过电容器的电流表示给定时间间板间距的变化率。

公开(公告)号：US20100244144A1

公开(公告)日：2010-09-30

申请号：US12731325

申请日：2010-03-25

申请人： Fu-Lung HSUEH ,  Tao Wen CHUNG ,  Po-Yao KE ,  Shine CHUNG

发明人： Fu-Lung HSUEH ,  Tao Wen CHUNG ,  Po-Yao KE ,  Shine CHUNG

IPC分类号： H01L23/62 ,  H01L27/06

CPC分类号： H01L23/5256 ,  H01L27/101 ,  H01L27/112 ,  H01L27/11206 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： In various embodiments, the fuse is formed from silicide and on top of a fin of a fin structure. Because the fuse is formed on top of a fin, its width takes the width of the fin, which is very thin. Depending on implementations, the fuse is also formed using planar technology and includes a thin width. Because the width of the fuse is relatively thin, a predetermined current can reliably cause the fuse to be opened. Further, the fuse can be used with a transistor to form a memory cell used in memory arrays, and the transistor utilizes FinFET technology.

摘要翻译： 在各种实施例中，熔丝由硅化物形成，并且在翅片结构的翅片的顶部上形成。 因为熔丝形成在翅片的顶部，所以它的宽度取得了非常薄的翅片的宽度。 根据实施方案，保险丝也使用平面技术形成并且包括薄的宽度。 因为保险丝的宽度较薄，所以能够可靠地使保险丝断开。 此外，熔丝可以与晶体管一起使用以形成用于存储器阵列的存储单元，并且晶体管利用FinFET技术。

公开(公告)号：US20140077057A1

公开(公告)日：2014-03-20

申请号：US13616850

申请日：2012-09-14

申请人： Calvin Yi-Ping CHAO ,  Kuo-Yu CHOU ,  Fu-Lung HSUEH

发明人： Calvin Yi-Ping CHAO ,  Kuo-Yu CHOU ,  Fu-Lung HSUEH

IPC分类号： H01L27/146 ,  H01L31/18

CPC分类号： H01L27/14634 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H04N5/374

摘要： A stacked image sensor and method for making the same are provided. The stacked image sensor includes an upper chip with a pixel array thereon. The second chip includes a plurality of column circuits and row circuits associated with the columns and rows of the pixel array and disposed in respective column circuit and row circuit regions that are arranged in multiple groups. Inter-chip bonding pads are formed on each of the chips. The inter-chip bonding pads on the second chip are arranged linearly and are contained within the column circuit regions and row circuit regions in one embodiment. In other embodiments, the inter-chip bonding pads are staggered with respect to each other. In some embodiments, the rows and columns of the pixel array include multiple signal lines and the corresponding column circuit regions and row circuit regions also include multiple inter-chip bonding pads.

摘要翻译： 提供一种堆叠式图像传感器及其制造方法。 堆叠图像传感器包括其上具有像素阵列的上部芯片。 第二芯片包括与像素阵列的列和行相关联的多个列电路和行电路，并且被布置在多个组中的各个列电路和行电路区域中。 在每个芯片上形成芯片间接合焊盘。 在一个实施例中，第二芯片上的芯片间接合焊盘被线性布置并且被包含在列电路区域和行电路区域内。 在其他实施例中，芯片间接合焊盘相对于彼此交错。 在一些实施例中，像素阵列的行和列包括多个信号线，并且相应的列电路区域和行电路区域还包括多个芯片间接合焊盘。

公开(公告)号：US20130241634A1

公开(公告)日：2013-09-19

申请号：US13419911

申请日：2012-03-14

申请人： Hsieh-Hung HSIEH ,  Yi-Hsuan LIU ,  Tzu-Jin YEH ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

发明人： Hsieh-Hung HSIEH ,  Yi-Hsuan LIU ,  Tzu-Jin YEH ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

IPC分类号： H01L25/00

CPC分类号： H01L23/48 ,  H01L23/66 ,  H01L25/0657 ,  H01L2225/06531 ,  H01L2924/0002 ,  H04B5/0075 ,  H01L2924/00

摘要： An integrated circuit includes a first chip and a second chip coupled to the first chip in a vertical stack. The first chip includes a radio frequency circuit and a first coil electrically coupled to the radio frequency circuit. The second chip includes a calibration circuit and a second coil electrically coupled to the calibration circuit. The calibration circuit is configured to calibrate the radio frequency circuit disposed on the first chip through inductive coupling between the first and second coils.

摘要翻译： 集成电路包括在垂直堆叠中耦合到第一芯片的第一芯片和第二芯片。 第一芯片包括射频电路和电耦合到射频电路的第一线圈。 第二芯片包括校准电路和电耦合到校准电路的第二线圈。 校准电路被配置为通过第一和第二线圈之间的感应耦合来校准设置在第一芯片上的射频电路。

公开(公告)号：US20120122395A1

公开(公告)日：2012-05-17

申请号：US12946072

申请日：2010-11-15

申请人： Tzu-Jin YEH ,  Hsieh-Hung HSIEH ,  Jun-De JIN ,  Ming Hsien TSAI ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

发明人： Tzu-Jin YEH ,  Hsieh-Hung HSIEH ,  Jun-De JIN ,  Ming Hsien TSAI ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

IPC分类号： H04B5/00

CPC分类号： H04B5/0081

摘要： Through-chip coupling is utilized for signal transport, where an interface is formed between a first coil on a first integrated circuit (IC) chip and a second coil on a second IC chip. The first coil is coupled to an antenna. The second coil is coupled to an amplifier circuit. The second coil is not in direct contact with the first coil. The first coil and the second coil communicatively transmit signals between the antenna and the first amplifier circuit.

摘要翻译： 芯片耦合用于信号传输，其中在第一集成电路（IC）芯片上的第一线圈和第二IC芯片上的第二线圈之间形成接口。 第一线圈耦合到天线。 第二线圈耦合到放大器电路。 第二线圈不与第一线圈直接接触。 第一线圈和第二线圈在天线和第一放大器电路之间通信地传送信号。

公开(公告)号：US20120092121A1

公开(公告)日：2012-04-19

申请号：US12974080

申请日：2010-12-21

申请人： Jun-De JIN ,  Tzu-Jin YEH ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

发明人： Jun-De JIN ,  Tzu-Jin YEH ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

IPC分类号： H01F27/28

CPC分类号： H01L23/5227 ,  H01F2019/085 ,  H01L2924/0002 ,  H03H7/42 ,  H03H2001/0064 ,  H01L2924/00

摘要： A multi-chip electronic device includes a first winding having a first port (P+) and a second port (P−). The first winding is formed in a metal layer of a first chip. The device further includes a second winding having a third (S+) and a fourth port (S−). The second winding is formed in a metal layer of a second chip. A center tap of the second winding is connected to a reference potential.

摘要翻译： 多芯片电子设备包括具有第一端口（P +）和第二端口（P-）的第一绕组。 第一绕组形成在第一芯片的金属层中。 该装置还包括具有第三（S +）和第四端口（S）的第二绕组。 第二绕组形成在第二芯片的金属层中。 第二绕组的中心抽头连接到参考电位。

公开(公告)号：US20110233678A1

公开(公告)日：2011-09-29

申请号：US12731562

申请日：2010-03-25

申请人： Ming-Hsien TSAI ,  Tzu-Jin YEH ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

发明人： Ming-Hsien TSAI ,  Tzu-Jin YEH ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

IPC分类号： H01L29/93 ,  H01L27/06 ,  H01L23/60

CPC分类号： H01L27/0255 ,  H01L2924/0002 ,  H01L2924/00

摘要： An ESD protection device includes a first well of a first semiconductor type disposed in a substrate of a second semiconductor type forming a first diode. A second well of the second semiconductor type is formed in the substrate to form a second diode with the first well. A first plurality of doped regions of the first semiconductor type are formed in an upper surface of the first well. A second plurality of doped regions of the second semiconductor type are formed in the upper surface of the first well forming a third diode with the first well. A plurality of STI regions are formed in the upper surface of the first well. Each STI region is disposed between a doped region of the first and second semiconductor types. The third diode provides a current bypass when an ESD voltage spike is received at one of the first or second plurality of doped regions.

摘要翻译： ESD保护装置包括设置在形成第一二极管的第二半导体类型的衬底中的第一半导体类型的第一阱。 第二半导体类型的第二阱形成在衬底中以与第一阱形成第二二极管。 第一半导体类型的第一多个掺杂区域形成在第一阱的上表面中。 第二半导体类型的第二多个掺杂区域形成在第一阱的上表面中，其与第一阱形成第三二极管。 多个STI区域形成在第一阱的上表面中。 每个STI区域设置在第一和第二半导体类型的掺杂区域之间。 当在第一或第二多个掺杂区域中的一个处接收ESD电压尖峰时，第三二极管提供电流旁路。

公开(公告)号：US20110186909A1

公开(公告)日：2011-08-04

申请号：US12759743

申请日：2010-04-14

申请人： Ming-Hsien TSAI ,  Chewn-Pu JOU ,  Fu-Lung HSUEH ,  Ming-Hsiang SONG

发明人： Ming-Hsien TSAI ,  Chewn-Pu JOU ,  Fu-Lung HSUEH ,  Ming-Hsiang SONG

IPC分类号： H01L29/73

CPC分类号： H01L29/73

摘要： An electrostatic discharge (ESD) protection circuit structure includes a dual directional silicon controlled rectifier (SCR) formed in a substrate. The SCR includes first and second P-wells laterally interposed by an N-well. A deep N-well is disposed underneath the P-wells and the N-well. First and second N-type regions are disposed in the first and second P-wells, respectively, and are coupled to a pair of pads. First and second P-type regions are disposed in the first and second P-wells, respectively, are coupled to the pads, and are disposed closer to the N-well than the first and second N-type regions, respectively.

摘要翻译： 静电放电（ESD）保护电路结构包括形成在衬底中的双向可控硅整流器（SCR）。 SCR包括由N阱横向插入的第一和第二P阱。 深井N井位于P井和N井的下面。 第一和第二N型区域分别设置在第一和第二P阱中，并且耦合到一对焊盘。 第一和第二P型区域分别设置在第一和第二P阱中，分别耦合到焊盘，并且分别设置成比第一和第二N型区域更靠近N阱。

公开(公告)号：US20100232203A1

公开(公告)日：2010-09-16

申请号：US12724556

申请日：2010-03-16

申请人： Tao-Wen CHUNG ,  Po-Yao KE ,  Shine CHUNG ,  Fu-Lung HSUEH

发明人： Tao-Wen CHUNG ,  Po-Yao KE ,  Shine CHUNG ,  Fu-Lung HSUEH

IPC分类号： G11C17/00 ,  H01H85/00

CPC分类号： H01L23/5252 ,  G11C17/16 ,  H01L27/112 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： A first terminal and a second terminal of a FinFET transistor are used as two terminals of an anti-fuse. To program the anti-fuse, a gate of the FinFET transistor is controlled, and a voltage having a predetermined amplitude and a predetermined duration is applied to the first terminal to cause the first terminal to be electrically shorted to the second terminal.

摘要翻译： FinFET晶体管的第一端子和第二端子用作反熔丝的两个端子。 为了对反熔丝进行编程，控制FinFET晶体管的栅极，并且将具有预定幅度和预定持续时间的电压施加到第一端子，以使第一端子与第二端子电短路。

公开(公告)号：US20120092077A1

公开(公告)日：2012-04-19

申请号：US12907294

申请日：2010-10-19

申请人： Ying-Ta LU ,  Ho-Hsiang CHEN ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

发明人： Ying-Ta LU ,  Ho-Hsiang CHEN ,  Chewn-Pu JOU ,  Fu-Lung HSUEH

IPC分类号： H03K3/353

CPC分类号： H03B27/00 ,  H03B5/1215 ,  H03B5/1228

摘要： A quadrature oscillator includes a first oscillator having a first second-order harmonic node, a second oscillator having a second second-order harmonic node, and at least one capacitor coupling the first second-order harmonic node and the second second-order harmonic node. The first oscillator is configured to supply an in-phase signal and the second oscillator is configured to supply a quadrature signal.

摘要翻译： 正交振荡器包括具有第一二次谐波节点的第一振荡器，具有第二二次谐波节点的第二振荡器和耦合第一二次谐波节点和第二二次谐波节点的至少一个电容器。 第一振荡器被配置为提供同相信号，并且第二振荡器被配置为提供正交信号。