公开(公告)号：US20120081577A1

公开(公告)日：2012-04-05

申请号：US12895346

申请日：2010-09-30

申请人： Guy Côté ,  Jeffrey E. Frederiksen ,  Joseph P. Bratt ,  Jung Wook Cho

发明人： Guy Côté ,  Jeffrey E. Frederiksen ,  Joseph P. Bratt ,  Jung Wook Cho

IPC分类号： H04N5/76

CPC分类号： H04N5/772 ,  H04N5/23229 ,  H04N5/23235 ,  H04N5/2354 ,  H04N5/3572 ,  H04N5/367 ,  H04N9/045 ,  H04N9/735 ,  H04N19/80

摘要： Certain embodiments of the present disclosure provide a flexible memory input/output controller that is configured to the storing and reading of multiple types of pixels and pixel memory formats. For instance, the memory I/O controller may support the storing and reading of raw image pixels at various bits of precision, such as 8-bit, 10-bit, 12-bit, 14-bit, and 16-bit. Pixel formats that are unaligned with memory bytes (e.g., not being a multiple of 8-bits) may be stored in a packed manner. The memory I/O controller may also support various formats of RGB pixel sets and YCC pixel sets.

摘要翻译： 本公开的某些实施例提供了一种灵活的存储器输入/输出控制器，其被配置为存储和读取多种类型的像素和像素存储器格式。 例如，存储器I / O控制器可以支持以各种精度位（例如8位，10位，12位，14位和16位）存储和读取原始图像像素。 与存储器字节不对齐的像素格式（例如，不是8位的倍数）可以以打包的方式存储。 存储器I / O控制器还可以支持RGB像素集和YCC像素集的各种格式。

公开(公告)号：US06597363B1

公开(公告)日：2003-07-22

申请号：US09378637

申请日：1999-08-20

申请人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  Joseph P. Bratt ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Zhaoyu Gong ,  Thomas Y. Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew N. Papakipos ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Nathan D. Tuck

发明人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  Joseph P. Bratt ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Zhaoyu Gong ,  Thomas Y. Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew N. Papakipos ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Nathan D. Tuck

IPC分类号： G06T120

CPC分类号： G06T15/30 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/20 ,  G06T15/405 ,  G06T15/50 ,  G06T15/83

摘要： Graphics processors and methods are described that encompass numerous substructures including specialized subsystems, subprocessors, devices, architectures, and corresponding procedures. Embodiments of the invention may include one or more of deferred shading, a bled frame buffer, and multiple-stage hidden surface removal processing, as well as other structures and/or procedures. Embodiments of the present invention are designed to provide high-performance 3D graphics with Phong shading, subpixel anti-aliasing, and texture- and bump-mappings.

摘要翻译： 描述了包括许多子结构的图形处理器和方法，包括专用子系统，子处理器，设备，架构和相应的过程。 本发明的实施例可以包括延迟着色，出血帧缓冲器和多级隐藏表面去除处理以及其他结构和/或程序中的一个或多个。 本发明的实施例被设计为提供具有Phong着色，子像素抗锯齿，纹理和凹凸映射的高性能3D图形。

公开(公告)号：US5572704A

公开(公告)日：1996-11-05

申请号：US167005

申请日：1993-12-15

申请人： Joseph P. Bratt ,  John Brennan ,  Peter Y. Hsu ,  William A. Huffman ,  Joseph T. Scanlon ,  Steve Ciavagia

发明人： Joseph P. Bratt ,  John Brennan ,  Peter Y. Hsu ,  William A. Huffman ,  Joseph T. Scanlon ,  Steve Ciavagia

IPC分类号： G06F12/08 ,  G06F12/16

CPC分类号： G06F12/0811

摘要： A method for preventing data loss and deadlock in a multi-processor computer system wherein at least one processor in the computer system includes a split-level cache. The split-level cache has a byte-writable first-level and a word-writable second level. The method monitors the second level cache to determine if a forced atomic (FA) instruction is in a second level cache pipeline. If an FA instruction is determined to be in the second level cache pipeline, then interventions to the second level cache are delayed until the FA instruction exits the second level cache pipeline. In this manner data written by operation of cache memory access instruction that cause the interventions is not destroyed by the execution of the FA instruction, thereby preventing data loss. The method also monitors the second level cache pipeline to determine if a possible miss (PM) instruction is in the second level cache pipeline. If a PM instruction is determined to be in the second level cache pipeline, the FA instructions are prevented from entering the second level cache pipeline such that execution of interventions to the second level cache is not prevented when an instruction in the second level cache may be detained to process an intervention in its behalf, thereby preventing deadlock between processing units of the computer system.

摘要翻译： 一种用于在多处理器计算机系统中防止数据丢失和死锁的方法，其中所述计算机系统中的至少一个处理器包括分级高速缓存。 分级缓存具有可写字节的第一级和可写字的第二级。 该方法监视第二级高速缓存以确定强制原子（FA）指令是否在二级高速缓存流水线中。 如果FA指令被确定在第二级高速缓存流水线中，则延迟到第二级高速缓存的干预，直到FA指令退出第二级高速缓存流水线。 以这种方式，通过执行FA指令不会破坏导致干预的高速缓冲存储器访问指令的操作所写入的数据，从而防止数据丢失。 该方法还监视第二级高速缓存流水线以确定可能的未命中（PM）指令是否在第二级高速缓存流水线中。 如果确定PM指令处于第二级高速缓存流水线中，则FA指令被阻止进入第二级高速缓存流水线，使得当第二级高速缓存中的指令可能为 被拘留以代表其进行干预，从而防止计算机系统的处理单元之间的僵局。

公开(公告)号：US20150296193A1

公开(公告)日：2015-10-15

申请号：US13484814

申请日：2012-05-31

申请人： Guy Cote ,  Sheng Lin ,  Suk Hwan Lim ,  D. Amnon Silverstein ,  Steven David Hordley ,  Joseph P. Bratt

发明人： Guy Cote ,  Sheng Lin ,  Suk Hwan Lim ,  D. Amnon Silverstein ,  Steven David Hordley ,  Joseph P. Bratt

IPC分类号： H04N9/64 ,  G06T1/20 ,  G06T5/00

CPC分类号： H04N9/646 ,  G06T1/20 ,  G06T3/4015 ,  G06T5/002 ,  G06T5/009 ,  G06T5/20 ,  G06T2207/10024 ,  H04N5/365 ,  H04N9/045 ,  H04N9/735

摘要： Systems and methods for processing image data in RGB format are provided. In one example, an electronic device includes memory to store image data in raw or RGB format, or both, and an RGB image processing pipeline to process the image data. Specifically, the RGB image processing pipeline may process the image data regardless of whether the image data is of raw or RGB format. The RGB image processing pipeline may include receiving logic to receive the image data in raw or RGB format and demosaicing logic to, when the receiving logic receives the image data in raw format, convert the image data into RGB format. The logic may include local tone mapping logic configured to apply spatially varying tone curves to the image data, a color correction matrix configured to correct color in the image data, and gamma logic configured to transform the image data into gamma space.

摘要翻译： 提供了以RGB格式处理图像数据的系统和方法。 在一个示例中，电子设备包括用于以原始或RGB格式或两者存储图像数据的存储器和用于处理图像数据的RGB图像处理流水线。 具体而言，RGB图像处理流水线可以处理图像数据，而不管图像数据是原始还是RGB格式。 RGB图像处理流水线可以包括接收逻辑以接收原始或RGB格式的图像数据和去马赛克逻辑，当接收逻辑以原始格式接收图像数据时，将图像数据转换为RGB格式。 逻辑可以包括被配置为将空间变化的色调曲线应用于图像数据的本地色调映射逻辑，配置为校正图像数据中的颜色的色彩校正矩阵，以及被配置为将图像数据变换为伽马空间的伽马逻辑。

公开(公告)号：US09105078B2

公开(公告)日：2015-08-11

申请号：US13485421

申请日：2012-05-31

申请人： Suk Hwan Lim ,  D. Amnon Silverstein ,  Guy Cote ,  Steven David Hordley ,  Graham Finlayson ,  Weichun Ku ,  Joseph P. Bratt

发明人： Suk Hwan Lim ,  D. Amnon Silverstein ,  Guy Cote ,  Steven David Hordley ,  Graham Finlayson ,  Weichun Ku ,  Joseph P. Bratt

IPC分类号： G06K9/00 ,  G06T5/00

CPC分类号： G06T5/001 ,  G06K9/38 ,  G06T1/20 ,  G06T5/002 ,  G06T5/003 ,  G06T5/008 ,  G06T5/50 ,  G06T2207/10024 ,  G06T2207/20012 ,  G06T2207/20028 ,  G06T2207/20208

摘要： Systems and methods for local tone mapping are provided. In one example, an electronic device includes an electronic display, an imaging device, and an image signal processor. The electronic display may display images of a first bit depth, and the imaging device may include an image sensor that obtains image data of a higher bit depth than the first bit depth. The image signal processor may process the image data, and may include local tone mapping logic that may apply a spatially varying local tone curve to a pixel of the image data to preserve local contrast when displayed on the display. The local tone mapping logic may smooth the local tone curve applied to the intensity difference between the pixel and another nearby pixel exceeds a threshold.

摘要翻译： 提供了本地色调映射的系统和方法。 在一个示例中，电子设备包括电子显示器，成像设备和图像信号处理器。 电子显示器可以显示第一位深度的图像，并且成像装置可以包括获得比第一位深度更高的位深度的图像数据的图像传感器。 图像信号处理器可以处理图像数据，并且可以包括本地色调映射逻辑，其可以将空间上变化的本地色调曲线应用于图像数据的像素，以便在显示器上显示时保持局部对比度。 本地色调映射逻辑可以平滑应用于像素和另一附近像素之间的强度差超过阈值的局部色调曲线。

公开(公告)号：US09077943B2

公开(公告)日：2015-07-07

申请号：US13484741

申请日：2012-05-31

申请人： Suk Hwan Lim ,  D. Amnon Silverstein ,  Guy Cote ,  Steven David Hordley ,  Graham Finlayson ,  Weichun Ku ,  Joseph P. Bratt

发明人： Suk Hwan Lim ,  D. Amnon Silverstein ,  Guy Cote ,  Steven David Hordley ,  Graham Finlayson ,  Weichun Ku ,  Joseph P. Bratt

IPC分类号： G06K9/00 ,  H04N9/73 ,  H04N5/14 ,  H04N9/04

CPC分类号： H04N9/73 ,  H04N5/142 ,  H04N9/045 ,  H04N9/735 ,  H04N2209/046

摘要： Systems and methods for generating local image statistics are provided. In one example, an image signal processing system may include a statistics pipeline with image processing logic and local image statistics collection logic. The image processing logic may receive and process pixels of raw image data. The local image statistics collection logic may generate a local histogram associated with a luminance of the pixels of a first block of pixels of the raw image data or a thumbnail in which a pixel of the thumbnail represents a downscaled version of the luminance of the pixels of the first block of the pixel. The raw image data may include many other blocks of pixels of the same size as the first block of pixels.

摘要翻译： 提供了生成本地图像统计信息的系统和方法。 在一个示例中，图像信号处理系统可以包括具有图像处理逻辑和本地图像统计信息收集逻辑的统计流水线。 图像处理逻辑可以接收和处理原始图像数据的像素。 本地图像统计收集逻辑可以生成与原始图像数据的第一像素块的像素的亮度相关联的局部直方图或缩略图，其中缩略图的像素表示缩略图的像素的亮度 像素的第一个块。 原始图像数据可以包括与第一像素块相同尺寸的许多其他像素块。

公开(公告)号：US09032113B2

公开(公告)日：2015-05-12

申请号：US12057146

申请日：2008-03-27

申请人： David G. Conroy ,  Timothy J. Millet ,  Joseph P. Bratt

发明人： David G. Conroy ,  Timothy J. Millet ,  Joseph P. Bratt

IPC分类号： G06F13/28 ,  G06F1/32 ,  G06F1/12

CPC分类号： G06F13/34 ,  G06F1/12 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3253 ,  G06F1/3287 ,  G06F13/1673 ,  G06F13/28 ,  Y02D10/126 ,  Y02D10/151 ,  Y02D10/171

摘要： A method and system is disclosed for accessing I/O and memory devices utilizing a DMA controller. Each device may be connected to the DMA controller through an individual channel. Clocking circuitry in the DMA may allow the DMA controller to send signals to each device at a prescribed frequency. Furthermore, the DMA controller is capable of activating and deactivating a channel clock, used in sending signals to the devices, based on the operational status of the individual devices. The DMA controller is also capable of tuning the channel clock dependant on the capabilities of any active devices. In this manner, the amount of bandwidth used during a DMA data transfer can be tailored to the specific requirements of the devices involved with the data transfer.

摘要翻译： 公开了一种利用DMA控制器访问I / O和存储器件的方法和系统。 每个设备可以通过单独的通道连接到DMA控制器。 DMA中的时钟电路可以允许DMA控制器以规定的频率向每个设备发送信号。 此外，DMA控制器能够基于各个设备的操作状态来激活和去激活用于向设备发送信号的通道时钟。 DMA控制器还能够根据任何有源器件的功能调整通道时钟。 以这种方式，DMA数据传输期间使用的带宽量可以根据与数据传输相关的设备的具体要求进行调整。

公开(公告)号：US09025867B2

公开(公告)日：2015-05-05

申请号：US13484926

申请日：2012-05-31

申请人： Guy Cote ,  Sheng Lin ,  Suk Hwan Lim ,  D. Amnon Silverstein ,  Simon Wolfenden Butler ,  Mark A. Zimmer ,  Joseph P. Bratt

发明人： Guy Cote ,  Sheng Lin ,  Suk Hwan Lim ,  D. Amnon Silverstein ,  Simon Wolfenden Butler ,  Mark A. Zimmer ,  Joseph P. Bratt

IPC分类号： G06K9/00 ,  G06T1/20 ,  G06T3/40

CPC分类号： G06T1/20 ,  G06T3/4015

摘要： Systems and methods for processing YCC image data provided. In one example, an electronic device includes memory to store image data in RGB or YCC format and a YCC image processing pipeline to process the image data. The YCC image processing pipeline may include receiving logic configured to receive the image data in RGB or YCC format and color space conversion logic configured to, when the image data is received in RGB format, convert the image data into YCC format. The YCC image processing logic may also include luma sharpening and chroma suppression logic; brightness, contrast, and color adjustment logic; gamma logic; chroma decimation logic; scaling logic; and chroma noise reduction logic.

摘要翻译： 用于处理提供的YCC图像数据的系统和方法。 在一个示例中，电子设备包括以RGB或YCC格式存储图像数据的存储器和用于处理图像数据的YCC图像处理流水线。 YCC图像处理流水线可以包括被配置为接收RGB或YCC格式的图像数据的接收逻辑，以及配置为当以RGB格式接收图像数据时将图像数据转换为YCC格式的颜色空间转换逻辑。 YCC图像处理逻辑还可以包括亮度锐化和色度抑制逻辑; 亮度，对比度和颜色调整逻辑; 伽玛逻辑; 色度抽取逻辑; 缩放逻辑; 和色度降噪逻辑。

公开(公告)号：US20130321675A1

公开(公告)日：2013-12-05

申请号：US13485024

申请日：2012-05-31

申请人： Guy Cote ,  Simon Wolfenden Butler ,  Joseph Anthony Petolino, JR. ,  Joseph P. Bratt

发明人： Guy Cote ,  Simon Wolfenden Butler ,  Joseph Anthony Petolino, JR. ,  Joseph P. Bratt

IPC分类号： H04N9/64 ,  G06T5/00

CPC分类号： H04N9/64 ,  H04N5/23212 ,  H04N5/23229 ,  H04N5/23254 ,  H04N5/365 ,  H04N5/367 ,  H04N9/045

摘要： Systems and methods for down-scaling are provided. In one example, a method for processing image data includes determining a plurality of output pixel locations using a position value stored by a position register, using the current position value to select a center input pixel from the image data and selecting an index value, selecting a set of input pixels adjacent to the center input pixel, selecting a set of filtering coefficients from a filter coefficient lookup table using the index value, filtering the set of source input pixels to apply a respective one of the set of filtering coefficients to each of the set of source input pixels to determine an output value for the current output pixel at the current position value, and correcting chromatic aberrations in the set of source input pixels.

公开(公告)号：US20130321674A1

公开(公告)日：2013-12-05

申请号：US13484842

申请日：2012-05-31

申请人： Guy Cote ,  Simon Wolfenden Butler ,  Joseph P. Bratt

发明人： Guy Cote ,  Simon Wolfenden Butler ,  Joseph P. Bratt

IPC分类号： H04N9/64 ,  G06T5/00

CPC分类号： H04N9/64 ,  G06T5/006 ,  H04N9/045

摘要： Systems and methods for correcting geometric distortion are provided. In one example, an electronic device may include an imaging device, which may obtain image data of a first resolution, and geometric distortion and scaling logic. The imaging device may include a sensor and a lens that causes some geometric distortion in the image data. The geometric distortion correction and scaling logic may scale and correct for geometric distortion in the image data by determining first pixel coordinates in uncorrected or partially corrected image data that, when resampled, would produce corrected output image data at second pixel coordinates. The geometric distortion correction and scaling logic may resample pixels around the image data at the first pixel coordinates to obtain the corrected output image data at the second pixel coordinates. The corrected output image data may be of a second resolution.

摘要翻译： 提供了校正几何失真的系统和方法。 在一个示例中，电子设备可以包括可以获得第一分辨率的图像数据和几何失真和缩放逻辑的成像设备。 成像装置可以包括导致​​图像数据中的几何失真的传感器和透镜。 几何失真校正和缩放逻辑可以通过确定未校正或部分校正的图像数据中的第一像素坐标来缩放和校正图像数据中的几何失真，当被重新采样时，将在第二像素坐标处产生校正的输出图像数据。 几何失真校正和缩放逻辑可以在第一像素坐标处对图像数据周围的像素进行重新采样，以获得第二像素坐标处的经校正的输出图像数据。 经校正的输出图像数据可以是第二分辨率。