公开(公告)号：US20100299297A1

公开(公告)日：2010-11-25

申请号：US12470451

申请日：2009-05-21

申请人： Matthew Joseph Breitwisch ,  Roger W. Cheek ,  Chung Hon Lam ,  Dharmendra Shantilal Modha ,  Bipin Rajendran

发明人： Matthew Joseph Breitwisch ,  Roger W. Cheek ,  Chung Hon Lam ,  Dharmendra Shantilal Modha ,  Bipin Rajendran

IPC分类号： G06N3/063

CPC分类号： G06N3/049 ,  G06N3/0635 ,  G11C11/54 ,  G11C13/0004

摘要： A system, method and computer program product for producing spike-dependent plasticity in an artificial synapse is disclosed. According to one embodiment, a method for producing spike-dependent plasticity in an artificial neuron comprises generating a pre-synaptic spiking event in a first neuron when a total integrated input to the first neuron exceeds a first predetermined threshold. A post-synaptic spiking event is generated in a second neuron when a total integrated input to the second neuron exceeds a second predetermined threshold. After the pre-synaptic spiking event, a first pulse is applied to a pre-synaptic node of a synapse having a phase change memory element. After the post-synaptic spiking event, a second varying pulse is applied to a post-synaptic node of the synapse, wherein current through the synapse is a function of the state of the second varying pulse at the time of the first pulse.

摘要翻译： 公开了一种用于在人造突触中产生尖峰依赖性可塑性的系统，方法和计算机程序产品。 根据一个实施方案，用于在人造神经元中产生尖峰依赖性可塑性的方法包括当对第一神经元的总积分输入超过第一预定阈值时，在第一神经元中产生突触前尖峰事件。 当到第二神经元的总积分输入超过第二预定阈值时，在第二神经元中产生突触后尖峰事件。 在突触前尖峰事件之前，将第一脉冲施加到具有相变存储元件的突触的突触前突触节点。 在突触后尖峰事件之后，将第二变化脉冲施加到突触的突触后结节，其中通过突触的电流是第一脉冲时的第二变化脉冲的状态的函数。

公开(公告)号：US07782646B2

公开(公告)日：2010-08-24

申请号：US12165530

申请日：2008-06-30

申请人： Chung Hon Lam ,  Bipin Rajendran

发明人： Chung Hon Lam ,  Bipin Rajendran

IPC分类号： G11C15/00

CPC分类号： G11C15/02 ,  G11C11/16 ,  G11C13/0004 ,  G11C15/04 ,  G11C15/046

摘要： A content addressable memory array storing stored words in memory elements. Each memory element stores one of at least two complementary binary bits as one of at least two complementary resistances. Each memory element is electrically coupled to an access device. An aspect of the content addressable memory array is the use of a biasing circuit to bias the access devices during a search operation. During the search operation, a search word containing a bit string is received. Each access device is biased to a complementary resistance value of a corresponding search bit in the search word. A match between the search word and stored word is indicated if the bits stored in the memory elements are complementary to the bits represented by the resistances in the access devices.

摘要翻译： 一种在存储元件中存储存储字的内容可寻址存储器阵列。 每个存储器元件将至少两个互补二进制位中的一个存储为至少两个互补电阻之一。 每个存储器元件电耦合到访问设备。 内容可寻址存储器阵列的一个方面是使用偏置电路来在搜索操作期间偏置访问设备。 在搜索操作期间，接收包含位串的搜索词。 每个访问设备被偏置到搜索词中相应搜索位的互补电阻值。 如果存储在存储器元件中的位与由访问设备中的电阻表示的位互补，则指示搜索字和存储字之间的匹配。

公开(公告)号：US07764533B2

公开(公告)日：2010-07-27

申请号：US11857321

申请日：2007-09-18

申请人： Matthew J. Breitwisch ,  Chung H. Lam ,  Bipin Rajendran

发明人： Matthew J. Breitwisch ,  Chung H. Lam ,  Bipin Rajendran

IPC分类号： G11C11/00

CPC分类号： G11C13/0061 ,  G11C11/5628 ,  G11C11/565 ,  G11C11/5678 ,  G11C13/00 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0069 ,  G11C16/32 ,  G11C2013/0054

摘要： A memory array and computer program product for operating a memory cell and memory array. An embodiment of the invention entails receiving a request to read a binary value stored in the memory cell. A pre-charging operation pre-charges a bit-line capacitor in an electronic circuit formed by the memory cell to a pre-charge voltage. A word-line in the electronic circuit is then activated. A discharging operation discharges the bit-line capacitor through the said memory cell in the electronic circuit to the word-line. Additionally, an electron discharge time measurement is started when the word-line is activated. The electron discharge time measurement is stopped when the voltage level in the bit-line falls below a pre-defined reference voltage. A determining operation determines the binary value from the measured electron discharge time.

摘要翻译： 用于操作存储器单元和存储器阵列的存储器阵列和计算机程序产品。 本发明的实施例需要接收读取存储在存储单元中的二进制值的请求。 预充电操作将由存储器单元形成的电子电路中的位线电容器预先充电到预充电电压。 然后激活电子电路中的字线。 放电操作通过电子电路中的所述存储单元将位线电容器放电到字线。 此外，当字线被激活时，电子放电时间测量开始。 当位线中的电压电平低于预定义的参考电压时，停止电子放电时间测量。 确定操作根据测量的电子放电时间确定二进制值。

公开(公告)号：US07751217B2

公开(公告)日：2010-07-06

申请号：US12166311

申请日：2008-07-01

申请人： Chung H. Lam ,  Brian L. Ji ,  Robert K. Montoye ,  Bipin Rajendran

发明人： Chung H. Lam ,  Brian L. Ji ,  Robert K. Montoye ,  Bipin Rajendran

IPC分类号： G11C15/00

CPC分类号： G11C13/0004 ,  G11C15/046

摘要： Content addressable memory device utilizing phase change devices. An aspect of the content addressable memory device is the use of a comparatively lower power search-line access element and a comparatively higher power word-line access element. The word-line access element is only utilized during write operations and the search-line access element is only utilized during search operations. The word-line access element being electrically coupled to a second end of a phase change memory element and a word-line. The search-line access element also being electrically coupled to the second end of the phase change memory element and a search-line. The search-line being electrically coupled to a match-line. A bit-line is electrically coupled to a first end of the phase change memory element. Additionally, a complementary set of access elements, a complementary phase change memory element, a complementary search-line, and a complementary bit-line are also included in the content addressable memory device.

摘要翻译： 使用相变装置的内容寻址存储装置。 内容可寻址存储器件的一个方面是使用相对较低功率的搜索线访问元件和相对较高功率的字线访问元件。 字线访问元件仅在写入操作期间使用，并且搜索线访问元件仅在搜索操作期间被使用。 字线访问元件电耦合到相变存储器元件的第二端和字线。 搜索线访问元件还电耦合到相变存储元件的第二端和搜索线。 搜索线电耦合到匹配线。 位线电耦合到相变存储元件的第一端。 此外，内容可寻址存储器件中还包括互补的一组存取元件，互补相变存储器元件，互补搜索线和互补位线。

公开(公告)号：US20090052230A1

公开(公告)日：2009-02-26

申请号：US11843044

申请日：2007-08-22

申请人： Bipin Rajendran ,  Shoaib Hasan Zaidi

发明人： Bipin Rajendran ,  Shoaib Hasan Zaidi

IPC分类号： G11C11/00 ,  H01L21/00 ,  H01L29/02

CPC分类号： H01L27/1021 ,  G11C13/0004 ,  G11C2213/72 ,  H01L27/24

摘要： An integrated circuit is disclosed. One embodiment includes a first diode, a second diode, and a semiconductor line coupled to the first diode and the second diode. The line includes a first silicide region between the first diode and the second diode.

摘要翻译： 公开了一种集成电路。 一个实施例包括耦合到第一二极管和第二二极管的第一二极管，第二二极管和半导体线。 该线包括在第一二极管和第二二极管之间的第一硅化物区域。

公开(公告)号：US08637844B2

公开(公告)日：2014-01-28

申请号：US13097307

申请日：2011-04-29

申请人： Bipin Rajendran ,  Thomas Happ ,  Hsiang-Lan Lung ,  Min Yang

发明人： Bipin Rajendran ,  Thomas Happ ,  Hsiang-Lan Lung ,  Min Yang

IPC分类号： H01L47/00

CPC分类号： H01L27/24 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02645 ,  H01L21/02667 ,  H01L27/1021 ,  H01L29/8613

摘要： The present invention, in one embodiment, provides a method of producing a PN junction the method including at least the steps of providing a Si-containing substrate; forming an insulating layer on the Si-containing substrate; forming a via through the insulating layer to expose at least a portion of the Si-containing substrate; forming a seed layer of the exposed portion of the Si containing substrate; forming amorphous Si on at least the seed layer; converting at least a portion of the amorphous Si to provide crystalline Si; and forming a first dopant region abutting a second dopant region in the crystalline Si.

摘要翻译： 本发明在一个实施方案中提供了一种制备PN结的方法，所述方法至少包括提供含Si衬底的步骤; 在含Si衬底上形成绝缘层; 通过所述绝缘层形成通孔以露出所述含Si衬底的至少一部分; 形成含Si衬底的暴露部分的种子层; 在至少种子层上形成非晶态Si; 转化至少一部分非晶Si以提供晶体Si; 以及形成邻接所述晶体Si中的第二掺杂区的第一掺杂区。

公开(公告)号：US08536675B2

公开(公告)日：2013-09-17

申请号：US13364153

申请日：2012-02-01

申请人： Matthew J. Breitwisch ,  Roger W. Cheek ,  Eric A. Joseph ,  Chung H. Lam ,  Bipin Rajendran ,  Alejandro G. Schrott ,  Yu Zhu

发明人： Matthew J. Breitwisch ,  Roger W. Cheek ,  Eric A. Joseph ,  Chung H. Lam ,  Bipin Rajendran ,  Alejandro G. Schrott ,  Yu Zhu

IPC分类号： H01L23/52 ,  H01L29/00

CPC分类号： H01L45/06 ,  H01L45/1233 ,  H01L45/1293 ,  H01L45/144 ,  H01L45/1675 ,  H01L45/1683

摘要： A memory cell structure and method for forming the same. The method includes forming a pore within a dielectric layer. The pore is formed over the center of an electrically conducting bottom electrode. The method includes depositing a thermally insulating layer along at least one sidewall of the pore. The thermally insulating layer isolates heat from phase change current to the volume of the pore. In one embodiment phase change material is deposited within the pore and the volume of the thermally insulating layer. In another embodiment a pore electrode is formed within the pore and the volume of the thermally insulating layer, with the phase change material being deposited above the pore electrode. The method also includes forming an electrically conducting top electrode above the phase change material.

摘要翻译： 一种存储单元结构及其形成方法。 该方法包括在电介质层内形成孔。 孔形成在导电底部电极的中心上方。 该方法包括沿孔的至少一个侧壁沉积绝热层。 绝热层将热量从相变电流隔离成孔的体积。 在一个实施例中，相变材料沉积在孔隙和隔热层的体积内。 在另一个实施方案中，孔隙电极形成在绝热层的孔隙和体积内，相变材料沉积在孔电极上方。 该方法还包括在相变材料上形成导电顶电极。

公开(公告)号：US08238149B2

公开(公告)日：2012-08-07

申请号：US12715802

申请日：2010-03-02

申请人： Yen-Hao Shih ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Hsiang-Lan Lung ,  Chung Hon Lam ,  Roger Cheek ,  Matthew J. Breitwisch ,  Bipin Rajendran

发明人： Yen-Hao Shih ,  Ming-Hsiu Lee ,  Chao-I Wu ,  Hsiang-Lan Lung ,  Chung Hon Lam ,  Roger Cheek ,  Matthew J. Breitwisch ,  Bipin Rajendran

IPC分类号： G11C11/00

CPC分类号： G11C13/0004 ,  G11C13/004 ,  G11C29/70 ,  G11C2213/79

摘要： Phase change memory devices and methods for operating described herein are based on the discovery that, following an initial high current operation applied to a phase change memory cell to establish the high resistance reset state, the current-voltage (I-V) behavior of the memory cell under different bias voltages can be used to detect if the memory cell is a defect cell having poor data retention characteristics.

摘要翻译： 相位变化存储器件和这里描述的操作方法基于以下发现：在施加到相变存储器单元以建立高电阻复位状态的初始高电流操作之后，存储器单元的电流 - 电压（IV）行为 可以使用不同的偏置电压来检测存储器单元是否具有差的数据保留特性的缺陷单元。

公开(公告)号：US08138574B2

公开(公告)日：2012-03-20

申请号：US12510588

申请日：2009-07-28

申请人： Tze-Chiang Chen ,  Chung Hon Lam ,  Bipin Rajendran

发明人： Tze-Chiang Chen ,  Chung Hon Lam ,  Bipin Rajendran

IPC分类号： H01L27/06

CPC分类号： H01L45/1233 ,  H01L27/2445 ,  H01L27/2463 ,  H01L45/06

摘要： A phase change memory (PCM) includes an array comprising a plurality of memory cells, a memory cell comprising a phase change element (PCE); and a PCE access device comprising a bipolar junction transistor (BJT), the BJT comprising an emitter region comprising a polycrystalline semiconductor. A memory cell for a phase change memory (PCM) includes a phase change element (PCE); and a PCE access device comprising a bipolar junction transistor (BJT), the BJT comprising an emitter region comprising a polycrystalline semiconductor.

摘要翻译： 相变存储器（PCM）包括包括多个存储器单元的阵列，包括相变元件（PCE）的存储单元; 以及包括双极结型晶体管（BJT）的PCE存取装置，所述BJT包括包含多晶半导体的发射极区域。 用于相变存储器（PCM）的存储单元包括相变元件（PCE）; 以及包括双极结型晶体管（BJT）的PCE存取装置，所述BJT包括包含多晶半导体的发射极区域。

公开(公告)号：US08138056B2

公开(公告)日：2012-03-20

申请号：US12497596

申请日：2009-07-03

申请人： Matthew J. Breitwisch ,  Roger W. Cheek ,  Eric A. Joseph ,  Chung H. Lam ,  Bipin Rajendran ,  Alejandro G. Schrott ,  Yu Zhu

发明人： Matthew J. Breitwisch ,  Roger W. Cheek ,  Eric A. Joseph ,  Chung H. Lam ,  Bipin Rajendran ,  Alejandro G. Schrott ,  Yu Zhu

IPC分类号： H01L21/20 ,  H01L21/4763

CPC分类号： H01L45/06 ,  H01L45/1233 ,  H01L45/1293 ,  H01L45/144 ,  H01L45/1675 ,  H01L45/1683

摘要： A memory cell structure and method for forming the same. The method includes forming a pore within a dielectric layer. The pore is formed over the center of an electrically conducting bottom electrode. The method includes depositing a thermally insulating layer along at least one sidewall of the pore. The thermally insulating layer isolates heat from phase change current to the volume of the pore. In one embodiment phase change material is deposited within the pore and the volume of the thermally insulating layer. In another embodiment a pore electrode is formed within the pore and the volume of the thermally insulating layer, with the phase change material being deposited above the pore electrode. The method also includes forming an electrically conducting top electrode above the phase change material.

摘要翻译： 一种存储单元结构及其形成方法。 该方法包括在电介质层内形成孔。 孔形成在导电底部电极的中心上方。 该方法包括沿孔的至少一个侧壁沉积绝热层。 绝热层将热量从相变电流隔离成孔的体积。 在一个实施例中，相变材料沉积在孔隙和隔热层的体积内。 在另一个实施方案中，孔隙电极形成在绝热层的孔隙和体积内，相变材料沉积在孔电极上方。 该方法还包括在相变材料上形成导电顶电极。