公开(公告)号：US06403411B1

公开(公告)日：2002-06-11

申请号：US09208601

申请日：1998-12-08

申请人： Chih-Hsun Chu ,  Horng-Nan Chern ,  Kevin Lin ,  Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

发明人： Chih-Hsun Chu ,  Horng-Nan Chern ,  Kevin Lin ,  Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

IPC分类号： H01L218234

CPC分类号： H01L28/84 ,  H01L21/76895

摘要： A method for manufacturing the lower electrode of a DRAM capacitor. The method includes depositing polysilicon instead of amorphous silicon to form the lower electrode. Because polysilicon has a higher depositing temperature, it has a higher depositing rate capable of shortening depositing time. After forming the polysilicon lower electrode, the upper portion of the polysilicon layer is transformed into an amorphous layer by bombarding the polysilicon layer with ions to damage its internal structure. Eventually, hemispherical grain silicon is able to grow over the lower electrode, thereby increasing its surface area.

摘要翻译： 一种用于制造DRAM电容器的下电极的方法。 该方法包括沉积多晶硅而不是非晶硅以形成下电极。 由于多晶硅具有较高的沉积温度，因此具有更高的沉积速率，能够缩短沉积时间。 在形成多晶硅下电极之后，通过用离子轰击多晶硅层将多晶硅层的上部转变成非晶层，以破坏其内部结构。 最终，半球形晶粒硅能够在下电极上生长，从而增加其表面积。

公开(公告)号：US06218238B1

公开(公告)日：2001-04-17

申请号：US09172458

申请日：1998-10-14

申请人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

发明人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

IPC分类号： H01L218242

CPC分类号： H01L28/75 ,  H01L21/28568 ,  H01L21/3211 ,  H01L27/10852 ,  H01L28/55

摘要： A method of fabricating a DRAM capacitor uses tungsten nitride in the process of forming a capacitor. The structure of the capacitor is simple and the process is easily executed. Furthermore, the invention provides a method of forming tungsten nitride, comprising a step of implanting nitrogen into a tungsten silicide layer and a step of executing a rapid thermal process under ammonia gas to form a tungsten nitride layer on the surface of the tungsten silicide layer. The method of fabricating a DRAM capacitor comprises forming the tungsten silicide layer after forming a part smaller than a bottom electrode of the capacitor from doped polysilicon and forming tungsten nitride on the surface of the tungsten nitride layer.

摘要翻译： 制造DRAM电容器的方法在形成电容器的过程中使用氮化钨。 电容器的结构简单，易于执行。 此外，本发明提供了一种形成氮化钨的方法，包括将氮气注入到硅化钨层中的步骤以及在氨气下执行快速热处理以在硅化钨层的表面上形成氮化钨层的步骤。 制造DRAM电容器的方法包括在从掺杂多晶硅形成小于电容器的底部电极的部分之后形成硅化钨层，并在氮化钨层的表面上形成氮化钨。

公开(公告)号：US6146941A

公开(公告)日：2000-11-14

申请号：US128221

申请日：1998-08-03

申请人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

发明人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

IPC分类号： H01L27/108 ,  H01L21/02 ,  H01L21/8242 ,  H01L21/8244 ,  H01L21/20 ,  H01L21/44 ,  H01L21/4763

CPC分类号： H01L27/10852 ,  H01L28/82

摘要： A fabricating method of a capacitor includes two gates and a commonly used source/drain region formed on a substrate. Then, a process of sell align contact has been applied to make a pitted self align contact window (PSACW) to partly expose the commonly used source/drain region. Then an glue/barrier layer and a lower electrode of the capacitor are formed over the PSACW. Then a dielectric thin film with a material having high dielectric constant is formed over the lower electrode. Then, an upper electrode is formed over the dielectric thin film to complete a capacitor, which has a structure of metal insulator metal with a shape like the PSACW.

摘要翻译： 电容器的制造方法包括形成在基板上的两个栅极和常用的源极/漏极区域。 然后，已经应用了销售对齐接触的过程，以形成凹陷的自对准接触窗口（PSACW）以部分地暴露常用的源极/漏极区域。 然后在PSACW上形成电容器的胶/阻挡层和下电极。 然后在下部电极上形成具有高介电常数的材料的电介质薄膜。 然后，在电介质薄膜的上方形成上部电极，形成电容器，该电容器具有像PSACW的形状的金属绝缘体金属的结构。

公开(公告)号：US6133086A

公开(公告)日：2000-10-17

申请号：US339154

申请日：1999-06-24

申请人： Kuo-Tai Huang ,  Tri-Rung Yew

发明人： Kuo-Tai Huang ,  Tri-Rung Yew

IPC分类号： H01L21/02 ,  H01L21/316 ,  H01L21/8242 ,  H01L21/20 ,  H01L21/31 ,  H01L21/469 ,  H01L27/108

CPC分类号： H01L21/31637 ,  H01L21/31604 ,  H01L28/40

摘要： A method of fabricating a dielectric layer for a dynamic random access memory capacitor is described in which a tantalum pentoxide layer is deposited on the polysilicon storage electrode, followed by a two-step treatment on the tantalum pentoxide layer. The first treatment step includes a remote oxygen plasma or an ultraviolet-ozone treatment, followed by a spike annealing second treatment step.

摘要翻译： 描述了制造用于动态随机存取存储器电容器的介电层的方法，其中在多晶硅存储电极上沉积五氧化二钽层，然后在五氧化二钽层上进行两步处理。 第一处理步骤包括远程氧等离子体或紫外 - 臭氧处理，随后是尖峰退火第二处理步骤。

公开(公告)号：US06291288B1

公开(公告)日：2001-09-18

申请号：US09292537

申请日：1999-04-15

申请人： Kuo-Tai Huang ,  Tri-Rung Yew

发明人： Kuo-Tai Huang ,  Tri-Rung Yew

IPC分类号： H01L218242

CPC分类号： H01L28/40 ,  H01L21/31111 ,  H01L21/3144 ,  H01L21/3185 ,  H01L21/3211 ,  H01L27/1085

摘要： A semiconductor fabrication method is provided for the fabrication of a dielectric structure for a storage capacitor in dynamic random-access memory (DRAM). In particular, the resultant dielectric structure can be fabricated thinner and more structurally-undefective than the prior art. By the method, a first nitridation process is performed to form a dielectric layer over a bottom electrode. Next, a layer of silicon nitride is formed over the dielectric layer. This silicon nitride layer would be typically formed with an undesired rugged surface with many punctures. To eliminate this structural defect, a second nitridation process is performed on the silicon nitride layer. The resultant silicon nitride layer and the dielectric layer in combination constitute an ON structure serving as the intended dielectric structure. Alternatively, an oxide layer can be further formed over the silicon nitride layer to constitute an ONO structure serving as the intended dielectric structure. The second nitridation process can be carried out either through a rapid thermal treatment process with the use of nitrogen, ammonia, or a mixture of nitrogen and ammonia; or alternatively through a nitrogen plasma treatment process.

摘要翻译： 提供了用于制造用于动态随机存取存储器（DRAM）中的存储电容器的电介质结构的半导体制造方法。 特别地，所制成的电介质结构可以制造得比现有技术更薄且更结构上不有效。 通过该方法，进行第一次氮化处理以在底部电极上形成电介质层。 接下来，在电介质层上形成氮化硅层。 该氮化硅层通常形成有具有许多穿孔的不期望的粗糙表面。 为了消除这种结构缺陷，对氮化硅层进行第二次氮化处理。 所得到的氮化硅层和电介质层组合构成用作预期电介质结构的ON结构。 或者，可以在氮化硅层上进一步形成氧化物层，以构成用作预期电介质结构的ONO结构。 第二次氮化处理可以通过使用氮，氨或氮和氨的混合物的快速热处理方法进行; 或者通过氮等离子体处理工艺。

公开(公告)号：US6083789A

公开(公告)日：2000-07-04

申请号：US60323

申请日：1998-04-14

申请人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

发明人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

IPC分类号： H01L21/02 ,  H01L21/8242

CPC分类号： H01L27/10852 ,  H01L28/91

摘要： A method for forming a DRAM capacitor whose titanium nitride electrode is fabricated in a sequence of steps that results in a good step-coverage. Moreover, contamination of the titanium nitride layer and cross-diffusion between the titanium nitride layer and the dielectric film layer is reduced to a minimum. The method of forming the titanium nitride layer includes the steps of depositing a first titanium nitride layer over a dielectric film layer using a conventional physical vapor deposition process. Then, a second titanium nitride layer is deposited over the first titanium nitride layer using a collimated physical vapor deposition process.

摘要翻译： 一种形成DRAM电容器的方法，其中氮化钛电极以一系列步骤制造，这导致良好的阶梯覆盖。 此外，氮化钛层的污染和氮化钛层与电介质膜层之间的交叉扩散减少到最小。 形成氮化钛层的方法包括以下步骤：使用常规的物理气相沉积工艺在电介质膜层上沉积第一氮化钛层。 然后，使用准直的物理气相沉积工艺在第一氮化钛层上沉积第二氮化钛层。

公开(公告)号：US6057189A

公开(公告)日：2000-05-02

申请号：US24183

申请日：1998-02-17

申请人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Wen-Kuan Yeh ,  Tri-Rung Yew

发明人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Wen-Kuan Yeh ,  Tri-Rung Yew

IPC分类号： H01L27/04 ,  H01L21/02 ,  H01L21/28 ,  H01L21/314 ,  H01L21/822 ,  H01L21/8242

CPC分类号： H01L28/40 ,  Y10S438/964

摘要： A method of fabricating a capacitor, comprising the steps of: providing a conductive layer over a semiconductor substrate having a transistor formed thereon to connect a source/drain region of the transistor; forming a hemispherical grained silicon layer over the conductive layer; using an implantation method to implant ions into the hemispherical grained silicon layer; performing a thermal treatment process to convert the ions into a barrier layer over the hemispherical grained silicon layer; performing a wet etching process to clean a surface of the barrier layer; forming a dielectric layer over the barrier layer and forming a top electrode over the dielectric layer.

摘要翻译： 一种制造电容器的方法，包括以下步骤：在其上形成有晶体管的半导体衬底上提供导电层以连接晶体管的源极/漏极区域; 在所述导电层上形成半球形晶粒硅层; 使用植入方法将离子注入到半球形晶粒硅层中; 执行热处理工艺以将离子转换成半球形晶粒硅层上的阻挡层; 执行湿蚀刻工艺以清洁阻挡层的表面; 在阻挡层上形成电介质层，并在电介质层上形成顶部电极。

公开(公告)号：US5994183A

公开(公告)日：1999-11-30

申请号：US996696

申请日：1997-12-23

申请人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

发明人： Kuo-Tai Huang ,  Wen-Yi Hsieh ,  Tri-Rung Yew

IPC分类号： H01L21/02 ,  H01L21/285 ,  H01L21/768 ,  H01L21/8242 ,  H01L27/108

CPC分类号： H01L28/60 ,  H01L21/28518 ,  H01L27/10852

摘要： A method for forming a high capacitance charge storage structure that can be applied to a substrate wafer having MOS transistor already formed thereon. The method is to form an insulating layer above the substrate wafer. Next, a contact window exposing a source/drain region is formed in the insulating layer. Then, a tungsten suicide layer, which functions as a lower electrode for the charge storage structure, is formed over the substrate. Thereafter, a tungsten nitride layer is formed over the tungsten silicide layer, and then a dielectric layer is formed over the tungsten nitride layer. The dielectric layer is preferably a tantalum oxide layer. Finally, a titanium nitride layer, which functions as an upper electrode for the charge storage structure, is formed over the tantalum oxide layer.

摘要翻译： 一种用于形成可以应用于已经形成有MOS晶体管的衬底晶片的高电容电荷存储结构的方法。 该方法是在衬底晶片之上形成绝缘层。 接下来，在绝缘层中形成暴露源极/漏极区域的接触窗口。 然后，在基板上形成用作电荷存储结构的下电极的硅化钨层。 此后，在硅化钨层之上形成氮化钨层，然后在氮化钨层上形成电介质层。 电介质层优选为氧化钽层。 最后，在钽氧化物层上形成用作电荷存储结构的上电极的氮化钛层。

公开(公告)号：US06214691B1

公开(公告)日：2001-04-10

申请号：US09228932

申请日：1999-01-12

申请人： Gwo-Shii Yong ,  Chih-Chien Liu ,  Tri-Rung Yew ,  Water Lur

发明人： Gwo-Shii Yong ,  Chih-Chien Liu ,  Tri-Rung Yew ,  Water Lur

IPC分类号： H01L2176

CPC分类号： H01L21/76224

摘要： A method for forming shallow trench isolation is disclosed. The method includes forming a trench in a semiconductor substrate, and then blanket depositing a silicon oxide layer over the semiconductor substrate by a plasma process, thereby substantially refilling the trench. Thereafter, a photoresist layer is formed on the plasma deposited silicon oxide layer, followed by etching back a portion of the photoresist layer. The plasma deposited silicon oxide layer is then isotropically etched, and the photoresist layer is then finally removed.

摘要翻译： 公开了一种用于形成浅沟槽隔离的方法。 该方法包括在半导体衬底中形成沟槽，然后通过等离子体工艺在半导体衬底上覆盖氧化硅层，从而基本上重新填充沟槽。 此后，在等离子体沉积的氧化硅层上形成光致抗蚀剂层，然后蚀刻光致抗蚀剂层的一部分。 然后等离子体沉积的氧化硅层被各向同性地蚀刻，然后最终去除光致抗蚀剂层。

公开(公告)号：US6150251A

公开(公告)日：2000-11-21

申请号：US235660

申请日：1999-01-22

申请人： Tri-Rung Yew ,  Water Lur

发明人： Tri-Rung Yew ,  Water Lur

IPC分类号： H01L21/28 ,  H01L29/49 ,  H01L21/4763

CPC分类号： H01L29/4925 ,  H01L21/28035

摘要： A method for fabricating a gate. A gate oxide layer is formed on a substrate. A first doped polysilicon layer is formed on the gate oxide layer. A second doped polysilicon layer on the first doped polysilicon layer. A third doped polysilicon layer over the second polysilicon layer. The second doped polysilicon layer has a grain size larger than a grain size of both the first doped polysilicon layer and the third dope polysilicon layer.

摘要翻译： 一种制造栅极的方法。 栅极氧化层形成于基板上。 在栅极氧化物层上形成第一掺杂多晶硅层。 第一掺杂多晶硅层上的第二掺杂多晶硅层。 在第二多晶硅层上的第三掺杂多晶硅层。 第二掺杂多晶硅层的晶粒尺寸大于第一掺杂多晶硅层和第三掺杂多晶硅层的晶粒尺寸。