公开(公告)号：US09076889B2

公开(公告)日：2015-07-07

申请号：US13245581

申请日：2011-09-26

申请人： Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L21/8238 ,  H01L29/49 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L27/0922 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a semiconductor device including providing a semiconductor substrate having a first opening and second opening. A dielectric layer is formed on the substrate. An etch stop layer on the dielectric layer in the first opening. Thereafter, a work function layer is formed on the etch stop layer and fill metal is provided on the work function layer to fill the first opening.

摘要翻译： 一种制造半导体器件的方法，包括提供具有第一开口和第二开口的半导体衬底。 在基板上形成电介质层。 在第一开口中的电介质层上的蚀刻停止层。 此后，在蚀刻停止层上形成功函数层，并且在功函数层上设置填充金属以填充第一开口。

公开(公告)号：US08847333B2

公开(公告)日：2014-09-30

申请号：US13224033

申请日：2011-09-01

申请人： Xiong-Fei Yu ,  Chun-Yuan Chou ,  Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Jeff J. Xu

发明人： Xiong-Fei Yu ,  Chun-Yuan Chou ,  Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Jeff J. Xu

IPC分类号： H01L29/76 ,  H01L29/51 ,  H01L21/28 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/66 ,  H01L29/165 ,  H01L29/78

CPC分类号： H01L27/092 ,  H01L21/28088 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/32051 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/512 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7848

摘要： A semiconductor device with a metal gate is disclosed. An exemplary semiconductor device with a metal gate includes a semiconductor substrate, source and drain features on the semiconductor substrate, a gate stack over the semiconductor substrate and disposed between the source and drain features. The gate stack includes a HK dielectric layer formed over the semiconductor substrate, a plurality of barrier layers of a metal compound formed on top of the HK dielectric layer, wherein each of the barrier layers has a different chemical composition; and a stack of metals gate layers deposited over the plurality of barrier layers.

摘要翻译： 公开了一种具有金属栅极的半导体器件。 具有金属栅极的示例性半导体器件包括半导体衬底，半导体衬底上的源极和漏极特征，半导体衬底上的栅极堆叠并且设置在源极和漏极特征之间。 所述栅堆叠包括形成在所述半导体衬底上的HK电介质层，形成在所述HK电介质层的顶部上的金属化合物的多个势垒层，其中每个所述阻挡层具有不同的化学组成; 以及沉积在所述多个阻挡层上的一叠金属栅极层。

公开(公告)号：US20130099320A1

公开(公告)日：2013-04-25

申请号：US13276859

申请日：2011-10-19

申请人： Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L21/823842 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

摘要： The present disclosure provides a method including providing a substrate having a first opening and a second opening on the substrate. A blocking layer is formed in the first opening. A second metal gate electrode is formed the second opening while the blocking layer is in the first opening. The blocking layer is then removed from the first opening, and a first metal gate electrode formed. In embodiments, this provides for a device having a second gate electrode that includes a second work function layer and not a first work function layer, and the first gate electrode includes the first work function layer and not the second work function layer.

摘要翻译： 本公开提供了一种方法，包括提供在衬底上具有第一开口和第二开口的衬底。 在第一开口中形成阻挡层。 第二金属栅电极形成为第二开口，而阻挡层位于第一开口中。 然后从第一开口移除阻挡层，形成第一金属栅电极。 在实施例中，这提供了具有包括第二功函数层而不是第一功函数层的第二栅电极的器件，并且第一栅电极包括第一功函数层而不包括第二功函数层。

公开(公告)号：US20110256682A1

公开(公告)日：2011-10-20

申请号：US12761159

申请日：2010-04-15

申请人： Xiong-Fei Yu ,  Wei-Yang Lee ,  Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Yuan-Hung Chiu ,  Hun-Jan Tao ,  Hongyu Yu ,  Wu Ling

发明人： Xiong-Fei Yu ,  Wei-Yang Lee ,  Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Yuan-Hung Chiu ,  Hun-Jan Tao ,  Hongyu Yu ,  Wu Ling

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/517 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/823857 ,  H01L29/513 ,  H01L29/66545

摘要： A method is provided for fabricating a semiconductor device. A semiconductor substrate is provided. A first high-k dielectric layer is formed on the semiconductor substrate. A first treatment is performed on the high-k dielectric layer. In an embodiment, the treatment includes a UV radiation in the presence of O2 and/or O3. A second high-k dielectric layer is formed on the treated first high-k dielectric layer. A second treatment is performed on the second high-k dielectric layer. In an embodiment, the high-k dielectric layer forms a gate dielectric layer of a field effect transistor.

摘要翻译： 提供了制造半导体器件的方法。 提供半导体衬底。 在半导体衬底上形成第一高k电介质层。 在高k电介质层上进行第一处理。 在一个实施方案中，该处理包括在存在O 2和/或O 3的情况下的UV辐射。 在被处理的第一高k电介质层上形成第二高k电介质层。 对第二高k电介质层进行第二处理。 在一个实施例中，高k电介质层形成场效应晶体管的栅介质层。

公开(公告)号：US08952458B2

公开(公告)日：2015-02-10

申请号：US13086491

申请日：2011-04-14

申请人： Wei-Yang Lee ,  Xiong-Fei Yu ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Wei-Yang Lee ,  Xiong-Fei Yu ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L21/70 ,  H01L21/02 ,  H01L21/8238 ,  H01L29/423 ,  H01L21/28 ,  H01L29/51 ,  H01L29/66

CPC分类号： H01L29/66477 ,  H01L21/28185 ,  H01L21/823857 ,  H01L29/42368 ,  H01L29/513 ,  H01L29/66545

摘要： A semiconductor device includes a substrate having a first active region, a first gate structure over the first active region, wherein the first gate structure includes a first interfacial layer having a convex top surface, a first high-k dielectric over the first interfacial layer, and a first gate electrode over the first high-k dielectric.

摘要翻译： 一种半导体器件包括具有第一有源区，第一有源区上的第一栅结构的衬底，其中第一栅结构包括具有凸顶表面的第一界面层，第一界面层上的第一高k电介质， 以及在第一高k电介质上的第一栅电极。

公开(公告)号：US20130102142A1

公开(公告)日：2013-04-25

申请号：US13278725

申请日：2011-10-21

申请人： Wei-Yang Lee ,  Meng-Hsuan Chan ,  Huang Ching Yu ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Wei-Yang Lee ,  Meng-Hsuan Chan ,  Huang Ching Yu ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L21/28

CPC分类号： H01L21/265 ,  H01L21/28088 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7843 ,  H01L29/7845

摘要： The present disclosure provides a method of semiconductor device fabrication including removing a sacrificial gate structure formed on a substrate to provide an opening. A metal gate structure is then formed in the opening. The forming of the metal gate structure includes forming a first layer (including metal) on a gate dielectric layer, wherein the first layer includes a metal and performing a stress modulation process on the first layer. The stress modulation process may include ion implantation of a neutral species such as silicon, argon, germanium, and xenon.

摘要翻译： 本公开提供了一种半导体器件制造方法，包括去除形成在衬底上的牺牲栅极结构以提供开口。 然后在开口中形成金属栅极结构。 金属栅极结构的形成包括在栅极介电层上形成第一层（包括金属），其中第一层包括金属并在第一层上执行应力调制过程。 应力调制过程可以包括中性物质如硅，氩，锗和氙的离子注入。

公开(公告)号：US08283222B2

公开(公告)日：2012-10-09

申请号：US13215658

申请日：2011-08-23

申请人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

发明人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

IPC分类号： H01L21/338

CPC分类号： H01L21/823857 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating an integrated circuit device is disclosed which includes providing a substrate having first, second, and third regions; and forming first, second, and third gate structures in the first, second, and third regions, respectively. The first, second, and third gate structures include a gate dielectric layer, the gate dielectric layer being a first thickness in the first gate structure, a second thickness in the second gate structure, and a third thickness in the third gate structure. Forming the gate dielectric layer of the first, second, and third thicknesses can include forming an etching barrier layer over the gate dielectric layer in at least one of the first, second, or third regions while forming the first, second, and third gate structures, and/or prior to forming the gate dielectric layer in at least one of the first, second, or third regions, performing an implantation process on the at least one region.

摘要翻译： 公开了一种用于制造集成电路器件的方法，其包括提供具有第一，第二和第三区域的衬底; 以及分别在第一，第二和第三区域中形成第一，第二和第三栅极结构。 第一，第二和第三栅极结构包括栅极介电层，栅极电介质层是第一栅极结构中的第一厚度，第二栅极结构中的第二厚度，以及第三栅极结构中的第三厚度。 形成第一，第二和第三厚度的栅介质层可以包括在形成第一，第二和第三栅极结构的至少一个第一，第二或第三区域中的栅极电介质层上方形成蚀刻阻挡层 ，和/或在第一，第二或第三区域中的至少一个中形成栅介质层之前，在至少一个区域上执行注入工艺。

公开(公告)号：US20120049247A1

公开(公告)日：2012-03-01

申请号：US12872642

申请日：2010-08-31

申请人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Matt Yeh ,  Yi-Chen Huang ,  Fan-Yi Hsu ,  Hui Ouyang ,  Ming-Jie Huang ,  Shin Hsien Liao

发明人： Da-Yuan Lee ,  Kuang-Yuan Hsu ,  Matt Yeh ,  Yi-Chen Huang ,  Fan-Yi Hsu ,  Hui Ouyang ,  Ming-Jie Huang ,  Shin Hsien Liao

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L29/66545 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/6656

摘要： A method of fabricating a semiconductor device is illustrated. A modified profile opening is formed on a substrate. The modified profile opening includes a first width proximate a surface of the substrate and a second width opposing the substrate. The second width is greater than the first width. A metal gate electrode is formed by filling the modified profile opening with a conductive material. A semiconductor device is also described, the device having a metal gate structure with a first width and a second, differing, width.

摘要翻译： 示出了制造半导体器件的方法。 改进的型材开口形成在基板上。 改进的型材开口包括靠近基材的表面的第一宽度和与基材相对的第二宽度。 第二宽度大于第一宽度。 通过用导电材料填充改性型材开口形成金属栅电极。 还描述了一种半导体器件，该器件具有第一宽度和第二宽度不同的金属栅极结构。

公开(公告)号：US20110193180A1

公开(公告)日：2011-08-11

申请号：US12700901

申请日：2010-02-05

申请人： Jian-Hao Chen ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Jian-Hao Chen ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L29/51 ,  H01L21/283

CPC分类号： H01L21/28194 ,  H01L21/02148 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/0228 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665

摘要： The present disclosure provides an apparatus that includes a semiconductor device. The semiconductor device includes a substrate. The semiconductor device also includes a first gate dielectric layer that is disposed over the substrate. The first gate dielectric layer includes a first material. The first gate dielectric layer has a first thickness that is less than a threshold thickness at which a portion of the first material of the first gate dielectric layer begins to crystallize. The semiconductor device also includes a second gate dielectric layer that is disposed over the first gate dielectric layer. The second gate dielectric layer includes a second material that is different from the first material. The second gate dielectric layer has a second thickness that is less than a threshold thickness at which a portion of the second material of the second gate dielectric layer begins to crystallize.

摘要翻译： 本公开提供了一种包括半导体器件的装置。 半导体器件包括衬底。 半导体器件还包括设置在衬底上的第一栅极电介质层。 第一栅介质层包括第一材料。 第一栅极介电层具有小于第一栅极电介质层的第一材料的一部分开始结晶的阈值厚度的第一厚度。 半导体器件还包括设置在第一栅极介电层上的第二栅极电介质层。 第二栅极介电层包括与第一材料不同的第二材料。 第二栅极电介质层具有小于第二栅极电介质层的第二材料的一部分开始结晶的阈值厚度的第二厚度。

公开(公告)号：US08952462B2

公开(公告)日：2015-02-10

申请号：US12700901

申请日：2010-02-05

申请人： Jian-Hao Chen ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

发明人： Jian-Hao Chen ,  Da-Yuan Lee ,  Kuang-Yuan Hsu

IPC分类号： H01L29/94 ,  H01L27/108 ,  H01L21/02 ,  H01L21/28 ,  H01L29/51 ,  H01L29/49 ,  H01L29/66

CPC分类号： H01L21/28194 ,  H01L21/02148 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/0228 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665

摘要： The present disclosure provides an apparatus that includes a semiconductor device. The semiconductor device includes a substrate. The semiconductor device also includes a first gate dielectric layer that is disposed over the substrate. The first gate dielectric layer includes a first material. The first gate dielectric layer has a first thickness that is less than a threshold thickness at which a portion of the first material of the first gate dielectric layer begins to crystallize. The semiconductor device also includes a second gate dielectric layer that is disposed over the first gate dielectric layer. The second gate dielectric layer includes a second material that is different from the first material. The second gate dielectric layer has a second thickness that is less than a threshold thickness at which a portion of the second material of the second gate dielectric layer begins to crystallize.

摘要翻译： 本公开提供了一种包括半导体器件的装置。 半导体器件包括衬底。 半导体器件还包括设置在衬底上的第一栅极电介质层。 第一栅介质层包括第一材料。 第一栅极介电层具有小于第一栅极电介质层的第一材料的一部分开始结晶的阈值厚度的第一厚度。 半导体器件还包括设置在第一栅极介电层上的第二栅极电介质层。 第二栅极介电层包括与第一材料不同的第二材料。 第二栅极电介质层具有小于第二栅极电介质层的第二材料的一部分开始结晶的阈值厚度的第二厚度。