公开(公告)号：US20130111309A1

公开(公告)日：2013-05-02

申请号：US13284767

申请日：2011-10-28

申请人： Fan Zhang ,  Weijun Tan ,  Zongwang Li ,  Shaohua Yang

发明人： Fan Zhang ,  Weijun Tan ,  Zongwang Li ,  Shaohua Yang

IPC分类号： H03M13/09 ,  G06F11/10

CPC分类号： H03M13/1111 ,  G11B20/1833 ,  H03M13/2957 ,  H03M13/3715 ,  H03M13/6343

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing system is disclosed that includes a combination data decoder circuit. The combination data decoder circuit includes a first decoder circuit and a second decoder circuit. The first decoder circuit is operable to apply a first data decode algorithm to a decoder input to yield a decoded output. The second decoder circuit is operable to apply a second data decode algorithm to a subset of the decoded output to modify at least one element of the decoded output to yield a modified decoded output.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了包括组合数据解码器电路的数据处理系统。 组合数据解码器电路包括第一解码器电路和第二解码器电路。 第一解码器电路可操作以将第一数据解码算法应用于解码器输入以产生解码输出。 第二解码器电路可操作以将第二数据解码算法应用于解码输出的子集，以修改解码输出的至少一个元素以产生经修改的解码输出。

公开(公告)号：US20130067297A1

公开(公告)日：2013-03-14

申请号：US13227538

申请日：2011-09-08

申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang ,  Wu Chang

IPC分类号： H03M13/45 ,  G06F11/10

CPC分类号： H03M13/1102 ,  G11B20/10379 ,  G11B27/36 ,  G11B2220/2516 ,  H03M13/1111 ,  H03M13/3983 ,  H03M13/45 ,  H03M13/6569

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。 数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。 偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。 数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。

公开(公告)号：US20130063835A1

公开(公告)日：2013-03-14

申请号：US13227544

申请日：2011-09-08

申请人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han

发明人： Shaohua Yang ,  Weijun Tan ,  Zongwang Li ,  Fan Zhang ,  Yang Han

IPC分类号： G11B5/03 ,  G11C5/14 ,  G11B5/035

CPC分类号： G11B20/10379 ,  G11B5/09 ,  G11B19/048 ,  G11B20/10268 ,  G11B20/10296 ,  G11B2220/2516 ,  H03M13/2957 ,  H03M13/6331 ,  H03M13/6343

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit and a bias calculation circuit. The data detector circuit is operable to apply a data detection algorithm to a first data set to yield a first series of soft decision data, and to apply the data detection algorithm to a second data set to yield a second series of soft decision data. The bias calculation circuit operable to calculate a series of bias values based at least in part on the first series of soft decision data and the second series of soft decision data. The series of bias values correspond to a conversion between the first series of soft decision data and the second series of soft decision data.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了包括数据检测器电路和偏置计算电路的数据处理电路。 数据检测器电路可操作以将数据检测算法应用于第一数据集以产生第一系列软判决数据，并将数据检测算法应用于第二数据集以产生第二系列软判决数据。 偏置计算电路可操作以至少部分地基于第一系列软判决数据和第二系列软判决数据来计算一系列偏置值。 一系列偏差值对应于第一系列软判决数据与第二系列软判决数据之间的转换。

公开(公告)号：US08312343B2

公开(公告)日：2012-11-13

申请号：US12510859

申请日：2009-07-28

申请人： Hao Zhong ,  Weijun Tan ,  Yang Han ,  Zongwang Li ,  Shaohua Yang ,  Yuan Xing Lee

发明人： Hao Zhong ,  Weijun Tan ,  Yang Han ,  Zongwang Li ,  Shaohua Yang ,  Yuan Xing Lee

IPC分类号： H03M13/00

CPC分类号： H03M13/1157 ,  H03M13/1102 ,  H03M13/114 ,  H03M13/2957 ,  H03M13/2975 ,  H03M13/3746 ,  H03M13/3994 ,  H03M13/41 ,  H03M13/6331

摘要： Various approaches related to systems and methods for reusing decoding parity.

摘要翻译： 与系统和方法相关的各种方法用于重用解码奇偶校验。

公开(公告)号：US08291299B2

公开(公告)日：2012-10-16

申请号：US12524418

申请日：2009-04-02

申请人： Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Hao Zhong ,  Yuan Xing Lee ,  Weijun Tan

发明人： Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Hao Zhong ,  Yuan Xing Lee ,  Weijun Tan

IPC分类号： H03M13/00

CPC分类号： H03M13/2957 ,  H03M13/1102 ,  H03M13/1111 ,  H03M13/2948 ,  H03M13/3927 ,  H03M13/458 ,  H03M13/6331 ,  H03M13/6343

摘要： Certain embodiments of the present invention are improved turbo-equalization methods for decoding encoded codewords. In one embodiment, in global decoding iteration i, the magnitude values of all decoder-input LLR values (Lch) are adjusted based on the number b of unsatisfied check nodes in the decoded codeword produced by global iteration i−1. The improved turbo-equalization methods can be used as the sole turbo-equalization method for a given global decoding session, or interleaved with other turbo-equalization methods.

摘要翻译： 本发明的某些实施例是用于解码编码码字的改进的turbo均衡方法。 在一个实施例中，在全局解码迭代i中，基于由全局迭代i-1产生的解码码字中的不满足的校验节点的数量b来调整所有解码器输入的LLR值（Lch）的幅度值。 改进的turbo均衡方法可以用作给定全局解码会话的唯一turbo均衡方法，或者与其他turbo均衡方法交织。

公开(公告)号：US20110311002A1

公开(公告)日：2011-12-22

申请号：US12524418

申请日：2009-04-02

申请人： Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Hao Zhong ,  Yuan Xing Lee ,  Weijun Tan

发明人： Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Hao Zhong ,  Yuan Xing Lee ,  Weijun Tan

IPC分类号： H04L27/06

CPC分类号： H03M13/2957 ,  H03M13/1102 ,  H03M13/1111 ,  H03M13/2948 ,  H03M13/3927 ,  H03M13/458 ,  H03M13/6331 ,  H03M13/6343

摘要： Certain embodiments of the present invention are improved turbo-equalization methods for decoding encoded codewords. In one embodiment, in global decoding iteration i, the magnitude values of all decoder-input LLR values (Lch) are adjusted based on the number b of unsatisfied check nodes in the decoded codeword produced by global iteration i−1. The improved turbo-equalization methods can be used as the sole turbo-equalization method for a given global decoding session, or interleaved with other turbo-equalization methods.

摘要翻译： 本发明的某些实施例是用于解码编码码字的改进的turbo均衡方法。 在一个实施例中，在全局解码迭代i中，基于由全局迭代i-1产生的解码码字中的不满足的校验节点的数量b来调整所有解码器输入的LLR值（Lch）的幅度值。 改进的turbo均衡方法可以用作给定全局解码会话的唯一turbo均衡方法，或者与其他turbo均衡方法交织。

公开(公告)号：US20110029837A1

公开(公告)日：2011-02-03

申请号：US12512235

申请日：2009-07-30

申请人： Shaohua Yang ,  Zongwang Li ,  Weijun Tan ,  Kelly Fitzpatrick

发明人： Shaohua Yang ,  Zongwang Li ,  Weijun Tan ,  Kelly Fitzpatrick

IPC分类号： H03M13/00 ,  G11C29/00

CPC分类号： G11B20/1803 ,  G11B20/10222 ,  G11B2020/10722 ,  G11B2020/10759 ,  G11B2020/1287 ,  G11B2020/1289 ,  G11B2020/185 ,  H03M13/1105 ,  H03M13/27 ,  H03M13/2732 ,  H03M13/3905 ,  H03M13/4146 ,  H03M13/458 ,  H03M13/6343

摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, a data processing circuit is disclosed that includes a first data detection circuit that applies a phase dependent data detection algorithm to a data set such that a first output of the first data detection circuit varies depending upon a phase of the data set presented to the first data detection circuit. A first phase of the data set is presented to the first data detection circuit. The circuits further include a decoder circuit that applies a decoding algorithm to the first output to yield a decoded output, and a phase shift circuit that phase shifts the decoded output such that a second phase of the data set is provided as a phase shifted output. A second detection circuit applies a phase dependent data detection algorithm to the phase shifted output such that a second output of the second data detection circuit varies from the first output at least in part due to a different phase of the data set presented to the second data detection circuit.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了一种数据处理电路，其包括第一数据检测电路，该第一数据检测电路将相关数据检测算法应用于数据组，使得第一数据检测电路的第一输出根据所呈现的数据集的相位而变化 第一数据检测电路。 将数据集的第一阶段呈现给第一数据检测电路。 这些电路还包括对第一输出应用解码算法以产生解码输出的解码器电路，以及相位移动电路，使得解码输出相移，使得提供数据组的第二相作为相移输出。 第二检测电路将相位相关数据检测算法应用于相移输出，使得第二数据检测电路的第二输出至少部分地由于呈现给第二数据的数据集的相位而从第一输出变化 检测电路。

公开(公告)号：US08977924B2

公开(公告)日：2015-03-10

申请号：US13607907

申请日：2012-09-10

申请人： Zongwang Li ,  Chung-Li Wang ,  Shaohua Yang

发明人： Zongwang Li ,  Chung-Li Wang ,  Shaohua Yang

IPC分类号： H03M13/00 ,  H03M13/11

CPC分类号： H03M13/1111 ,  H03M13/114 ,  H03M13/116

摘要： A layered LDPC decoder architecture includes a single MUX and a single shifter element for processing an optimized LDPC parity check matrix. The optimized LDPC parity check matrix may be a K×L sub-matrix having zero elements, non-zero elements defined by a circulant matrix or zero matrices, and identity matrixes.

摘要翻译： 分层LDPC解码器架构包括单个MUX和用于处理优化的LDPC奇偶校验矩阵的单个移位器元件。 优化的LDPC奇偶校验矩阵可以是具有零个元素的K×L子矩阵，由循环矩阵或零矩阵定义的非零元素以及单位矩阵。

公开(公告)号：US08856575B2

公开(公告)日：2014-10-07

申请号：US13284684

申请日：2011-10-28

申请人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

发明人： Shaohua Yang ,  Zongwang Li ,  Fan Zhang ,  Yang Han ,  Chung-Li Wang

IPC分类号： G06F1/00 ,  G06F11/30 ,  G06F1/30

CPC分类号： G06F11/3062 ,  G06F1/30

摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a power usage control circuit. The data detector circuit is operable to apply a data detection algorithm to a data input to yield a detected output. The data decoder circuit is operable to apply a data decode algorithm to a data set derived from the detected output to yield a decoded output. The power usage control circuit is operable to force a defined number of global iterations applied to the data input by the data detector circuit and the data decoder circuit regardless of convergence of the data decode algorithm.

摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和电力使用控制电路。 数据检测器电路可操作以将数据检测算法应用于数据输入以产生检测到的输出。 数据解码器电路可操作以将数据解码算法应用于从检测到的输出导出的数据集，以产生解码输出。 功率使用控制电路可操作以强制对数据检测器电路和数据解码器电路输入的数据施加的定义数量的全局迭代，而与数据解码算法的收敛无关。

公开(公告)号：US08839009B2

公开(公告)日：2014-09-16

申请号：US13339403

申请日：2011-12-29

申请人： Shaohua Yang ,  Yang Han ,  Zongwang Li ,  Fan Zhang ,  Haitao Xia

发明人： Shaohua Yang ,  Yang Han ,  Zongwang Li ,  Fan Zhang ,  Haitao Xia

IPC分类号： G06F1/32 ,  G06F1/26 ,  H03M1/00 ,  H03M1/12 ,  G06F3/06

CPC分类号： G06F1/3287 ,  G06F1/26 ,  G06F1/3203 ,  G06F1/3221 ,  G06F1/3268 ,  G06F3/0625 ,  G11B19/00 ,  H03M1/002 ,  H03M1/12 ,  Y02D10/154

摘要： The present inventions are related to systems and methods for data processing, and more particularly to systems and methods for power governance in a data processing system. In some such systems and methods, the operation of one or more calibration circuits is modified when it is determined that too many data processing circuits are active.

摘要翻译： 本发明涉及用于数据处理的系统和方法，更具体地涉及用于数据处理系统中的功率治理的系统和方法。 在一些这样的系统和方法中，当确定太多的数据处理电路是活动的时，修改一个或多个校准电路的操作。