公开(公告)号：US08629874B2

公开(公告)日：2014-01-14

申请号：US12741022

申请日：2008-10-30

申请人： Natsuhito Honda ,  Hiroshi Tsuruta ,  Tomoyuki Urano ,  Michiko Takei

发明人： Natsuhito Honda ,  Hiroshi Tsuruta ,  Tomoyuki Urano ,  Michiko Takei

IPC分类号： G06T11/00

CPC分类号： G06F3/018 ,  G06F17/276

摘要： It is possible to provide a mobile display device which can improve usability even when the character size is increased for improving visibility. A method for controlling the mobile display device is also disclosed. A control unit (18) can set a conversion candidate of an input character displayed on a second display region (conversion candidate character display region (162)) of a display unit (16) to a first display mode (normal mode) for displaying the conversion candidate in a first character size and to a second display mode (enlarged mode) for displaying the conversion candidate in a second character size greater than the first character size while differentiating a display priority of a plurality of conversion candidates to be displayed in the second display region in the first display mode and a display priority of a plurality of conversion candidates to be displayed in the second display region in the second display mode.

摘要翻译： 即使提高字符尺寸以提高可视性，也可以提供一种能够提高可用性的移动显示装置。 还公开了一种用于控制移动显示装置的方法。 控制单元（18）可以将显示单元（16）的第二显示区域（转换候选字符显示区域（162））上显示的输入字符的转换候选设置为显示第一显示模式（正常模式） 以及第二显示模式（放大模式），用于在第二字符尺寸大于第一字符尺寸的情况下显示转换候选，同时对要在第二字符尺寸中显示的多个转换候选的显示优先级进行微分 显示区域和第二显示模式中显示在第二显示区域中的多个转换候选者的显示优先级。

公开(公告)号：US20130134411A1

公开(公告)日：2013-05-30

申请号：US13640868

申请日：2011-04-05

申请人： Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto ,  Hinae Mizuno

发明人： Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Yoshinobu Miyamoto

IPC分类号： H01L29/786 ,  H01L29/66

CPC分类号： H01L29/7869 ,  H01L27/1225 ,  H01L29/66742

摘要： A semiconductor device (100A) according to the present invention includes an oxide semiconductor layer (31a), first and second source electrodes (52a1 and 52a2), and first and second drain electrodes (53a1 and 53a2). The second source electrode (52a2) is formed to be in contact with a top surface of the first source electrode and inner to the first source electrode (52a1). The second drain electrode (53a2) is formed to be in contact with a top surface of the first drain electrode (53a1) and inner to the first drain electrode (53a1). The oxide semiconductor layer (31a) is formed to be in contact with the top surface of the first source electrode (52a1) and the top surface of the first drain electrode (53a1).

摘要翻译： 根据本发明的半导体器件（100A）包括氧化物半导体层（31a），第一和第二源电极（52a1和52a2）以及第一和第二漏电极（53a1和53a2）。 第二源电极（52a2）形成为与第一源电极的顶表面接触并且在第一源电极（52a1）内部。 第二漏电极（53a2）形成为与第一漏电极（53a1）的顶表面接触并且在第一漏极电极（53a1）的内部。 氧化物半导体层（31a）形成为与第一源电极（52a1）的顶表面和第一漏电极（53a1）的顶表面接触。

公开(公告)号：US08441016B2

公开(公告)日：2013-05-14

申请号：US13383077

申请日：2010-07-08

申请人： Tsuyoshi Inoue ,  Tohru Okabe ,  Tetsuya Aita ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Takeshi Yaneda

发明人： Tsuyoshi Inoue ,  Tohru Okabe ,  Tetsuya Aita ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Takeshi Yaneda

IPC分类号： H01L33/08

CPC分类号： H01L29/78627 ,  G02F1/1368 ,  G02F2202/104 ,  H01L29/41733 ,  H01L29/66765 ,  H01L29/78624

摘要： Disclosed is a high-quality, efficiently manufacturable thin film transistor in which leakage current is minimized. The thin film transistor is provided with a semiconductor layer (34) that contains a channel region (34C) having a microcrystalline semiconductor; source and drain contact layers (35S and 35D) that contains impurities; a first source metal layer (36S) and a first drain metal layer (36D), and a second source metal layer (37S) and a second drain metal layer (37D). The end portion of the second metal source layer (37S) is located at a position receded from the end portion of the first metal source layer (36S) and the end portion of the second drain metal layer (37D) is located at a position receded from the end portion of the first drain metal layer (36D). The semiconductor layer (34) contains low concentration impurity diffusion regions formed near the end portions of the aforementioned source contact layer (35S) and drain contact layer (35D).

摘要翻译： 公开了一种其中泄漏电流最小化的高品质，高效制造的薄膜晶体管。 薄膜晶体管设置有包含具有微晶半导体的沟道区（34C）的半导体层（34） 源极和漏极接触层（35S和35D），其含有杂质; 第一源极金属层（36S）和第一漏极金属层（36D）以及第二源极金属层（37S）和第二漏极金属层（37D）。 第二金属源层（37S）的端部位于从第一金属源层（36S）的端部退出的位置，第二漏极金属层（37D）的端部位于退出的位置 从第一漏极金属层（36D）的端部开始。 半导体层（34）包含在上述源极接触层（35S）和漏极接触层（35D）的端部附近形成的低浓度杂质扩散区域。

公开(公告)号：US20130026462A1

公开(公告)日：2013-01-31

申请号：US13581094

申请日：2011-02-14

申请人： Michiko Takei ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yoshiyuki Harumoto ,  Hinae Mizuno

发明人： Michiko Takei ,  Yuuji Mizuno ,  Yoshimasa Chikama ,  Tsuyoshi Inoue ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Yoshifumi Ohta ,  Yoshiyuki Harumoto

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/7869 ,  H01L27/1225

摘要： A method for manufacturing a thin film transistor includes the step of forming a gate electrode (11aa) on an insulating substrate, the step of forming a gate insulating layer (12) to cover the gate electrode (11aa), and thereafter, forming an oxide semiconductor layer (13a) on the gate insulating layer (12), the step of forming a source electrode (16aa) and a drain electrode (16b) on the oxide semiconductor layer (13a) by dry etching, with a channel region (C) of the oxide semiconductor layer being exposed, and the step of supplying oxygen radicals to a channel region of the oxide semiconductor layer.

摘要翻译： 制造薄膜晶体管的方法包括在绝缘基板上形成栅电极（11aa）的步骤，形成栅极绝缘层（12）以覆盖栅极（11aa）的步骤，然后形成氧化物 在栅绝缘层（12）上的半导体层（13a），通过干蚀刻在氧化物半导体层（13a）上形成源电极（16aa）和漏电极（16b）的步骤，具有沟道区（C） 的氧化物半导体层露出的步骤，以及向氧化物半导体层的沟道区域供给氧自由基的步骤。

公开(公告)号：US06692999B2

公开(公告)日：2004-02-17

申请号：US10037492

申请日：2002-01-03

申请人： Michiko Takei ,  Akito Hara

发明人： Michiko Takei ,  Akito Hara

IPC分类号： H01L2100

CPC分类号： H01L21/02683 ,  C30B1/00 ,  C30B29/06 ,  H01L21/02532 ,  H01L21/2026 ,  H01L29/66757 ,  H01L29/78675

摘要： There is provided the step of forming a polysilicon film by scanning a laser irradiation region while irradiating a continuous wave laser onto an amorphous silicon film formed into an island or ribbon-like shape on a substrate. If a width of a rectangle in which the amorphous silicon film is inscribed is 30 &mgr;m or less, any one condition of (1) a top end shape of a pattern is a convex shape, (2) a top end shape is a concave shape and consists of straight lines and has three corner portions at a top end side, and both angles of the corner portions on both sides of the top end shape are set to 45 degree or more, (3) a top end shape is a concave shape and consists of curved lines, and (4) a width of a top end portion is 25 &mgr;m or less, is satisfied.

摘要翻译： 提供了通过扫描激光照射区域同时将连续波激光照射到在基板上形成为岛状或带状形状的非晶硅膜上而形成多晶硅膜的步骤。 如果非晶硅膜内接的矩形的宽度为30μm以下，则（1）图案的顶端形状的任一条件为凸形，（2）顶端形状为凹形 并且由直线构成，并且在顶端侧具有三个角部，顶端形状的两侧的角部的两个角度被设定为45度以上，（3）顶端形状为凹形 并且由曲线构成，（4）顶端部的宽度为25μm以下。

公开(公告)号：US5183777A

公开(公告)日：1993-02-02

申请号：US759767

申请日：1991-09-13

申请人： Masahiko Doki ,  Michiko Takei

发明人： Masahiko Doki ,  Michiko Takei

IPC分类号： H01L21/225 ,  H01L29/08 ,  H01L29/36 ,  H01L29/732 ,  H01L29/78

CPC分类号： H01L29/78 ,  H01L21/2254 ,  H01L29/0804 ,  H01L29/36 ,  H01L29/7322 ,  Y10S148/034 ,  Y10S148/037 ,  Y10S148/144

摘要： A method of forming a shallow junction comprises the step of: forming a film including a hydrogen compound with one element selected from the group of boron, phosphorus arsenic to a thickness of several atom layers to 1000 .ANG. on a silicon substrate and annealing the film, whereby an impurity region having a depth of 1000 .ANG. or less and an impurity concentration of 10.sup.18 to 10.sup.21 cm.sup.-3 is formed in the surface layer of the silicon layer.

摘要翻译： 形成浅结的方法包括以下步骤：在硅衬底上形成包含选自硼，磷砷中的一种元素至几个原子层的厚度至1000的氢化合物的膜并退火该膜， 由此在硅层的表面层中形成深度为1000以下，杂质浓度为1018〜1021cm-3的杂质区域。

公开(公告)号：US08829513B2

公开(公告)日：2014-09-09

申请号：US13391638

申请日：2010-03-29

申请人： Yoshifumi Ota ,  Hirohiko Nishiki ,  Yoshimasa Chikama ,  Takeshi Hara ,  Tetsuya Aita ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Kazuo Nakagawa ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Hinae Mizuno

发明人： Yoshifumi Ota ,  Hirohiko Nishiki ,  Yoshimasa Chikama ,  Takeshi Hara ,  Tetsuya Aita ,  Masahiko Suzuki ,  Okifumi Nakagawa ,  Kazuo Nakagawa ,  Yuuji Mizuno ,  Michiko Takei ,  Yoshiyuki Harumoto

IPC分类号： H01L27/12 ,  H01L29/786 ,  H01L27/32 ,  H01L33/00 ,  G02F1/1368

CPC分类号： H01L29/7869 ,  G02F1/1368 ,  H01L27/3258 ,  H01L33/0041

摘要： The present invention provides an oxide semiconductor that realizes a TFT excellent in electric properties and process resistance, a TFT comprising a channel layer formed of the oxide semiconductor, and a display device equipped with the TFT. The oxide semiconductor of the present invention is an oxide semiconductor for a thin film transistor, wherein the oxide semiconductor contains Ga (gallium), In (indium), Zn (zinc), and O (oxygen) as constituent atoms, and the oxide semiconductor has Zn atomic composition satisfying the equation of 0.01≦Zn/(In+Zn)≦0.22.

摘要翻译： 本发明提供实现电性能和工艺电阻优异的TFT的氧化物半导体，包括由氧化物半导体形成的沟道层的TFT以及配备有TFT的显示装置。 本发明的氧化物半导体是用于薄膜晶体管的氧化物半导体，其中氧化物半导体包含Ga（镓），In（铟），Zn（锌）和O（氧）作为构成原子，氧化物半导体 Zn原子组成满足0.01＆nlE; Zn /（In + Zn）＆nlE; 0.22。

公开(公告)号：US20120228621A1

公开(公告)日：2012-09-13

申请号：US13510315

申请日：2010-08-23

申请人： Michiko Takei ,  Tohru Okabe ,  Tetsuya Aita ,  Tsuyoshi Inoue ,  Yoshiyuki Harumoto ,  Takeshi Yaneda

发明人： Michiko Takei ,  Tohru Okabe ,  Tetsuya Aita ,  Tsuyoshi Inoue ,  Yoshiyuki Harumoto ,  Takeshi Yaneda

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L21/268 ,  H01L27/1229 ,  H01L27/1285 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78678

摘要： An object of this invention is to provide a semiconductor device in which TFTs with high mobility are arranged in both of display and peripheral circuit areas. A semiconductor device fabricating method according to the present invention includes the steps of: irradiating an amorphous silicon layer (34) with energy, thereby obtaining a microcrystalline silicon layer; and forming a doped semiconductor layer (35) on the amorphous silicon layer (34). In the step of irradiating, the amorphous silicon layer (34) is irradiated with energy that has a first quantity, thereby forming a first microcrystalline silicon layer (34A) including a channel layer for a first TFT (30A), and is also irradiated with energy that has a second quantity, which is larger than the first quantity, thereby forming a second microcrystalline silicon layer (34B) including a channel layer for a second TFT (30B).

摘要翻译： 本发明的目的是提供一种半导体器件，其中具有高迁移率的TFT被布置在显示器和外围电路区域中。 根据本发明的半导体器件制造方法包括以下步骤：用能量照射非晶硅层（34），从而获得微晶硅层; 以及在所述非晶硅层（34）上形成掺杂半导体层（35）。 在照射步骤中，用具有第一量的能量照射非晶硅层（34），由此形成包括用于第一TFT（30A）的沟道层的第一微晶硅层（34A），并且还用 具有大于第一量的第二量的能量，由此形成包括用于第二TFT（30B）的沟道层的第二微晶硅层（34B）。

公开(公告)号：US20120218485A1

公开(公告)日：2012-08-30

申请号：US13501534

申请日：2010-07-26

申请人： Yoshimasa Chikama ,  Hirohiko Nishiki ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Hinae Mizuno ,  Takeshi Hara ,  Tetsuya Aita ,  Masahiko Suzuki ,  Michiko Takei ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto

发明人： Yoshimasa Chikama ,  Hirohiko Nishiki ,  Yoshifumi Ohta ,  Yuuji Mizuno ,  Hinae Mizuno ,  Takeshi Hara ,  Tetsuya Aita ,  Masahiko Suzuki ,  Michiko Takei ,  Okifumi Nakagawa ,  Yoshiyuki Harumoto

IPC分类号： G02F1/136 ,  H01L33/08 ,  H01L29/786

CPC分类号： H01L27/1255 ,  G02F1/136213 ,  G02F2201/40 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248

摘要： An active matrix substrate includes a plurality of pixels arranged in a matrix, a plurality of capacitor lines (11b) extending in one of directions in which the pixels are aligned and in parallel to each other, a plurality of TFTs (5), one for each of the pixels, a protective film (16a) covering the TFTs (5), a plurality of pixel electrodes (18a) arranged in a matrix on the protective film (16a) and connected to the respective corresponding TFTs (5), and a plurality of auxiliary capacitors (6), one for each of the pixels. Each of the auxiliary capacitors (6) includes the corresponding capacitor line (11b), the corresponding pixel electrode (18a), and the protective film (16a) between the corresponding capacitor line (11b) and the corresponding pixel electrode (18a).

摘要翻译： 有源矩阵基板包括以矩阵形式布置的多个像素，多个电容线（11b），其中像素彼此排列并且彼此平行的方向中的一个方向延伸;多个TFT（5），一个用于 每个像素，覆盖TFT（5）的保护膜（16a），在保护膜（16a）上以矩阵布置并连接到相应的TFT（5）的多个像素电极（18a）和 多个辅助电容器（6），每个像素一个。 每个辅助电容器（6）包括相应的电容器线（11b），对应的像素电极（18a）和相应的电容器线（11b）和相应的像素电极（18a）之间的保护膜（16a）。

公开(公告)号：US20120104406A1

公开(公告)日：2012-05-03

申请号：US13383077

申请日：2010-07-08

申请人： Tsuyoshi Inoue ,  Tohru Okabe ,  Tetsuya Aita ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Takeshi Yaneda

发明人： Tsuyoshi Inoue ,  Tohru Okabe ,  Tetsuya Aita ,  Michiko Takei ,  Yoshiyuki Harumoto ,  Takeshi Yaneda

IPC分类号： H01L33/08

CPC分类号： H01L29/78627 ,  G02F1/1368 ,  G02F2202/104 ,  H01L29/41733 ,  H01L29/66765 ,  H01L29/78624

摘要： Disclosed is a high-quality, efficiently manufacturable thin film transistor in which leakage current is minimized. The thin film transistor is provided with a semiconductor layer (34) that contains a channel region (34C) having a microcrystalline semiconductor; source and drain contact layers (35S and 35D) that contains impurities; a first source metal layer (36S) and a first drain metal layer (36D), and a second source metal layer (37S) and a second drain metal layer (37D). The end portion of the second metal source layer (37S) is located at a position receded from the end portion of the first metal source layer (36S) and the end portion of the second drain metal layer (37D) is located at a position receded from the end portion of the first drain metal layer (36D). The semiconductor layer (34) contains low concentration impurity diffusion regions formed near the end portions of the aforementioned source contact layer (35S) and drain contact layer (35D).

摘要翻译： 公开了一种其中泄漏电流最小化的高品质，高效制造的薄膜晶体管。 薄膜晶体管设置有包含具有微晶半导体的沟道区（34C）的半导体层（34） 源极和漏极接触层（35S和35D），其含有杂质; 第一源极金属层（36S）和第一漏极金属层（36D）以及第二源极金属层（37S）和第二漏极金属层（37D）。 第二金属源层（37S）的端部位于从第一金属源层（36S）的端部退出的位置，第二漏极金属层（37D）的端部位于退出的位置 从第一漏极金属层（36D）的端部开始。 半导体层（34）包含在上述源极接触层（35S）和漏极接触层（35D）的端部附近形成的低浓度杂质扩散区域。