公开(公告)号：US06855608B1

公开(公告)日：2005-02-15

申请号：US10463643

申请日：2003-06-17

申请人： Mark Ramsbey ,  Mark W. Randolph ,  Jean Yee-Mei Yang ,  Hiroyuki Kinoshita ,  Cyrus Tabery ,  Jeff P. Erhardt ,  Tazrien Kamal ,  Jaeyong Park ,  Emmanuil H. Lingunis

发明人： Mark Ramsbey ,  Mark W. Randolph ,  Jean Yee-Mei Yang ,  Hiroyuki Kinoshita ,  Cyrus Tabery ,  Jeff P. Erhardt ,  Tazrien Kamal ,  Jaeyong Park ,  Emmanuil H. Lingunis

IPC分类号： G11C16/04 ,  H01L21/336 ,  H01L21/8246 ,  H01L27/105

CPC分类号： H01L27/11568 ,  G11C16/0475 ,  G11C16/0491 ,  H01L27/105 ,  H01L27/11573

摘要： A method of fabricating a planar architecture charge trapping dielectric memory cell array with rectangular gates comprises fabricating a multi-layer charge trapping dielectric on the surface of a substrate. The layer adjacent to the substrate may be an oxide. A polysilicon layer is deposited over the charge trapping dielectric. A word line mask is applied over the polysilicon layer to mask linear word lines in a first direction and to expose trench regions there between and the trenches are etched to expose the charge trapping dielectric in the trench regions. A bit line mask is applied over the polysilicon layer to mask gates in a second direction perpendicular to the first direction and to expose bit line regions there between and the bit lines are etched to expose the oxide in the bit line regions. The bit lines are implanted and insulating spacers are fabricated on exposed sidewalls. The oxide is removed to expose the substrate between insulating spacers in the bit line regions and a conductor is fabricated thereon to enhance conductivity of each bit line.

摘要翻译： 制造具有矩形栅极的平面架构电荷俘获介质存储单元阵列的方法包括在衬底的表面上制造多层电荷俘获电介质。 与衬底相邻的层可以是氧化物。 在电荷捕获电介质上沉积多晶硅层。 在多晶硅层上施加字线掩模以在第一方向上屏蔽线性字线并且在其间露出沟槽区域，并且蚀刻沟槽以暴露沟槽区域中的电荷俘获电介质。 将位线掩模施加在多晶硅层上以在垂直于第一方向的第二方向上屏蔽栅极，并在其间暴露位线区域，并蚀刻位线以暴露位线区域中的氧化物。 植入位线，并在暴露的侧壁上制造绝缘间隔物。 去除氧化物以在位线区域中的绝缘间隔物之间​​露出衬底，并且在其上制造导体以增强每个位线的导电性。

公开(公告)号：US06995423B2

公开(公告)日：2006-02-07

申请号：US10878091

申请日：2004-06-28

申请人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

发明人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

IPC分类号： H01L29/788 ,  H01L29/792

CPC分类号： H01L29/7923 ,  H01L29/7887

摘要： A non-volatile memory device includes a semiconductor substrate and an N-type source and drain within the substrate. An oxide-nitride-oxide (ONO) stack is formed over the substrate. The ONO stack includes a thin bottom oxide layer. A P+ polysilicon gate electrode is formed over the ONO stack. The memory device is operative to perform a channel erase operation in which a pair of charge storing cells within the nitride layer are erased simultaneously.

摘要翻译： 非易失性存储器件包括衬底内的半导体衬底和N型源极和漏极。 在衬底上形成氧化物 - 氧化物 - 氧化物（ONO）堆叠。 ONO堆叠包括薄的底部氧化物层。 在ONO堆叠上形成P + SUPER多晶硅栅电极。 存储器件可操作以执行其中同时擦除氮化物层内的一对电荷存储单元的通道擦除操作。

公开(公告)号：US06958511B1

公开(公告)日：2005-10-25

申请号：US10679774

申请日：2003-10-06

申请人： Arvind Halliyal ,  Amir H. Jafarpour ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Jaeyong Park

发明人： Arvind Halliyal ,  Amir H. Jafarpour ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Jaeyong Park

IPC分类号： H01L21/28 ,  H01L21/31 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/51 ,  H01L29/76 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7923

摘要： Process of fabricating multi-bit charge trapping dielectric flash memory device, including forming on a semiconductor substrate a bottom oxide layer to define a substrate/oxide interface, in which the bottom oxide layer includes a first oxygen concentration and a first nitrogen concentration; and adding a quantity of nitrogen to the bottom oxide layer, whereby the bottom oxide layer includes a first region adjacent the charge storage layer and a second region adjacent the substrate/oxide interface, the second region having a second oxygen concentration and a second nitrogen concentration, in which the second nitrogen concentration exceeds the first nitrogen concentration, provided that the second nitrogen concentration does not exceed the second oxygen concentration. In one embodiment, the first nitrogen concentration is substantially zero.

摘要翻译： 制造多位电荷俘获电介质闪存器件的方法，包括在半导体衬底上形成底部氧化物层以限定衬底/氧化物界面，其中底部氧化物层包括第一氧浓度和第一氮浓度; 并且向底部氧化物层添加一定量的氮，由此底部氧化物层包括与电荷存储层相邻的第一区域和与衬底/氧化物界面相邻的第二区域，第二区域具有第二氧浓度和第二氮浓度 其中第二氮浓度超过第一氮浓度，条件是第二氮浓度不超过第二氧浓度。 在一个实施方案中，第一氮浓度基本为零。

公开(公告)号：US06885590B1

公开(公告)日：2005-04-26

申请号：US10341881

申请日：2003-01-14

申请人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

发明人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

IPC分类号： H01L29/788 ,  H01L29/792 ,  G11C16/04

CPC分类号： H01L29/7923 ,  H01L29/7887

摘要： A non-volatile memory device includes a semiconductor substrate and an N-type source and drain within the substrate. An oxide-nitride-oxide (ONO) stack is formed over the substrate. The ONO stack includes a thin bottom oxide layer. A P+ polysilicon electrode is formed over the ONO stack. The memory device is operative to perform a channel erase operation in which a pair of charge storing cells with the nitride layer are erased simultaneously.

摘要翻译： 非易失性存储器件包括衬底内的半导体衬底和N型源极和漏极。 在衬底上形成氧化物 - 氧化物 - 氧化物（ONO）堆叠。 ONO堆叠包括薄的底部氧化物层。 在ONO堆叠上形成P + SUPER多晶硅电极。 存储器件可操作以执行信道擦除操作，其中同时擦除具有氮化物层的一对电荷存储单元。

公开(公告)号：US20050006712A1

公开(公告)日：2005-01-13

申请号：US10617451

申请日：2003-07-11

申请人： Minh Ngo ,  Mark Ramsbey ,  Tazrien Kamal ,  Pei_ Gao

发明人： Minh Ngo ,  Mark Ramsbey ,  Tazrien Kamal ,  Pei_ Gao

IPC分类号： H01L21/316 ,  H01L21/336 ,  H01L21/768 ,  H01L21/8247 ,  H01L23/552 ,  H01L27/115 ,  H01L29/94

CPC分类号： H01L27/11521 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/31604 ,  H01L21/76829 ,  H01L21/76834 ,  H01L23/552 ,  H01L27/115 ,  H01L29/66825 ,  H01L2924/0002 ,  H01L2924/00

摘要： A Si-rich silicon oxide layer having reduced UV transmission is deposited by PECVD, on an interlayer dielectric, prior to metallization, thereby reducing Vt. Embodiments include depositing a UV opaque Si-rich silicon oxide layer having an R.I. of 1.7 to 2.0.

摘要翻译： 在金属化之前，通过PECVD在层间电介质上沉积具有减少的UV透射的富Si氧化硅层，从而减少Vt。实施例包括沉积具有1.7至2.0的R.I.的UV不透明的富Si氧化硅层。