公开(公告)号：US06995423B2

公开(公告)日：2006-02-07

申请号：US10878091

申请日：2004-06-28

申请人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

发明人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

IPC分类号： H01L29/788 ,  H01L29/792

CPC分类号： H01L29/7923 ,  H01L29/7887

摘要： A non-volatile memory device includes a semiconductor substrate and an N-type source and drain within the substrate. An oxide-nitride-oxide (ONO) stack is formed over the substrate. The ONO stack includes a thin bottom oxide layer. A P+ polysilicon gate electrode is formed over the ONO stack. The memory device is operative to perform a channel erase operation in which a pair of charge storing cells within the nitride layer are erased simultaneously.

摘要翻译： 非易失性存储器件包括衬底内的半导体衬底和N型源极和漏极。 在衬底上形成氧化物 - 氧化物 - 氧化物（ONO）堆叠。 ONO堆叠包括薄的底部氧化物层。 在ONO堆叠上形成P + SUPER多晶硅栅电极。 存储器件可操作以执行其中同时擦除氮化物层内的一对电荷存储单元的通道擦除操作。

公开(公告)号：US06885590B1

公开(公告)日：2005-04-26

申请号：US10341881

申请日：2003-01-14

申请人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

发明人： Wei Zheng ,  Chi Chang ,  Tazrien Kamal

IPC分类号： H01L29/788 ,  H01L29/792 ,  G11C16/04

CPC分类号： H01L29/7923 ,  H01L29/7887

摘要： A non-volatile memory device includes a semiconductor substrate and an N-type source and drain within the substrate. An oxide-nitride-oxide (ONO) stack is formed over the substrate. The ONO stack includes a thin bottom oxide layer. A P+ polysilicon electrode is formed over the ONO stack. The memory device is operative to perform a channel erase operation in which a pair of charge storing cells with the nitride layer are erased simultaneously.

摘要翻译： 非易失性存储器件包括衬底内的半导体衬底和N型源极和漏极。 在衬底上形成氧化物 - 氧化物 - 氧化物（ONO）堆叠。 ONO堆叠包括薄的底部氧化物层。 在ONO堆叠上形成P + SUPER多晶硅电极。 存储器件可操作以执行信道擦除操作，其中同时擦除具有氮化物层的一对电荷存储单元。

公开(公告)号：US08445966B2

公开(公告)日：2013-05-21

申请号：US11614053

申请日：2006-12-20

申请人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

发明人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

IPC分类号： H01L23/62

CPC分类号： H01L21/768 ,  G11C8/08 ,  G11C8/14 ,  H01L27/0248 ,  H01L29/66477 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device (400) for improved charge dissipation protection includes a substrate (426), a layer of semiconductive or conductive material (406), one or more thin film devices (408) and a charge passage device (414). The thin film devices (408) are connected to the semiconductive or conductive layer (406) and the charge passage device (414) is coupled to the thin film devices (408) and to the substrate (426) and provides a connection from the thin film devices (408) to the substrate (426) to dissipate charge from the semiconductive/conductive layer (406) to the substrate (426).

摘要翻译： 用于改善电荷耗散保护的半导体器件（400）包括衬底（426），半导体或导电材料层（406），一个或多个薄膜器件（408）和电荷通道器件（414）。 薄膜器件（408）连接到半导体或导电层（406），并且电荷通道器件（414）耦合到薄膜器件（408）和衬底（426），并提供来自薄的 薄膜器件（408）到衬底（426）以将电荷从半导体/导电层（406）耗散到衬底（426）。

公开(公告)号：US06912163B2

公开(公告)日：2005-06-28

申请号：US10658506

申请日：2003-09-09

申请人： Wei Zheng ,  Yun Wu ,  Hidehiko Shiraiwa ,  Mark T. Ramsbey ,  Tazrien Kamal

发明人： Wei Zheng ,  Yun Wu ,  Hidehiko Shiraiwa ,  Mark T. Ramsbey ,  Tazrien Kamal

IPC分类号： H01L29/788 ,  H01L29/792 ,  G11C16/04

CPC分类号： H01L29/7923 ,  H01L29/7887

摘要： A charge trapping dielectric memory device. The memory device includes a gate electrode disposed over a dielectric stack that includes a dielectric charge trapping layer. The gate electrode has a work function of about 4.6 eV to about 5.2 eV.

摘要翻译： 电荷俘获介质存储器件。 存储器件包括设置在包括介电电荷捕获层的电介质叠层上的栅电极。 栅电极具有约4.6eV至约5.2eV的功函数。

公开(公告)号：US20080151590A1

公开(公告)日：2008-06-26

申请号：US11614053

申请日：2006-12-20

申请人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

发明人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

IPC分类号： H01L23/60 ,  G11C5/00

CPC分类号： H01L21/768 ,  G11C8/08 ,  G11C8/14 ,  H01L27/0248 ,  H01L29/66477 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device (400) for improved charge dissipation protection includes a substrate (426), a layer of semiconductive or conductive material (406), one or more thin film devices (408) and a charge passage device (414). The thin film devices (408) are connected to the semiconductive or conductive layer (406) and the charge passage device (414) is coupled to the thin film devices (408) and to the substrate (426) and provides a connection from the thin film devices (408) to the substrate (426) to dissipate charge from the semiconductive/conductive layer (406) to the substrate (426).

摘要翻译： 用于改善电荷耗散保护的半导体器件（400）包括衬底（426），半导体或导电材料层（406），一个或多个薄膜器件（408）和电荷通道器件（414）。 薄膜器件（408）连接到半导体或导电层（406），并且电荷通道器件（414）耦合到薄膜器件（408）和衬底（426），并提供来自薄的 薄膜器件（408）到衬底（426）以将电荷从半导体/导电层（406）耗散到衬底（426）。

公开(公告)号：US08742486B2

公开(公告)日：2014-06-03

申请号：US11702846

申请日：2007-02-05

申请人： Wei Zheng ,  Chi Chang ,  Unsoon Kim

发明人： Wei Zheng ,  Chi Chang ,  Unsoon Kim

IPC分类号： H01L29/68

CPC分类号： H01L29/792 ,  H01L21/823418 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7923

摘要： An embodiment of the present invention is directed to a memory cell. The memory cell includes a first trench formed in a semiconductor substrate and a second trench formed in said semiconductor substrate adjacent to said first trench. The first trench and the second trench each define a first side wall and a second sidewall respectively. The memory cell further includes a first storage element formed on the first sidewall of the first trench and a second storage element formed on the second sidewall of the second trench.

摘要翻译： 本发明的实施例涉及存储单元。 存储单元包括形成在半导体衬底中的第一沟槽和形成在与所述第一沟槽相邻的所述半导体衬底中的第二沟槽。 第一沟槽和第二沟槽分别限定第一侧壁和第二侧壁。 存储单元还包括形成在第一沟槽的第一侧壁上的第一存储元件和形成在第二沟槽的第二侧壁上的第二存储元件。

公开(公告)号：US20070205455A1

公开(公告)日：2007-09-06

申请号：US11702846

申请日：2007-02-05

申请人： Wei Zheng ,  Chi Chang ,  Unsoon Kim

发明人： Wei Zheng ,  Chi Chang ,  Unsoon Kim

IPC分类号： H01L29/76

CPC分类号： H01L29/792 ,  H01L21/823418 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7923

摘要： An embodiment of the present invention is directed to a memory cell. The memory cell includes a first trench formed in a semiconductor substrate and a second trench formed in said semiconductor substrate adjacent to said first trench. The first trench and the second trench each define a first side wall and a second sidewall respectively. The memory cell further includes a first storage element formed on the first sidewall of the first trench and a second storage element formed on the second sidewall of the second trench.

摘要翻译： 本发明的实施例涉及存储单元。 存储单元包括形成在半导体衬底中的第一沟槽和形成在与所述第一沟槽相邻的所述半导体衬底中的第二沟槽。 第一沟槽和第二沟槽分别限定第一侧壁和第二侧壁。 存储单元还包括形成在第一沟槽的第一侧壁上的第一存储元件和形成在第二沟槽的第二侧壁上的第二存储元件。

公开(公告)号：US09159568B2

公开(公告)日：2015-10-13

申请号：US11639666

申请日：2006-12-15

申请人： Chungho Lee ,  Wei Zheng ,  Chi Chang ,  Unsoon Kim ,  Hiroyuki Kinoshita

发明人： Chungho Lee ,  Wei Zheng ,  Chi Chang ,  Unsoon Kim ,  Hiroyuki Kinoshita

IPC分类号： H01L21/28 ,  H01L29/66 ,  H01L29/10 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/1037 ,  H01L29/1083 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/66537 ,  H01L29/7887 ,  H01L29/7923

摘要： Memory cells having split charge storage nodes and methods for fabricating memory cells having split charge storage nodes are disclosed. A disclosed method includes forming a first trench and an adjacent second trench in a semiconductor substrate, the first trench and the second trench each defining a first sidewall and a second sidewall respectively and forming a first source/drain region in the substrate and a second source/drain region in the substrate, where the first source/drain region and the second source/drain region are formed substantially under the first trench and the second trench in the semiconductor substrate respectively. Moreover, a method includes forming a bit line punch through barrier in the substrate between the first source/drain region and the second source drain region and forming a first storage element on the first sidewall of the first trench and a second storage element on the second sidewall of the second element. A word line is formed in contact with the first storage element and the second storage element.

摘要翻译： 公开了具有分割电荷存储节点的存储单元和用于制造具有分离电荷存储节点的存储单元的方法。 所公开的方法包括在半导体衬底中形成第一沟槽和相邻的第二沟槽，第一沟槽和第二沟槽分别限定第一侧壁和第二侧壁，并在衬底中形成第一源极/漏极区域，第二源极 /漏极区域，其中第一源极/漏极区域和第二源极/漏极区域分别基本上形成在半导体衬底中的第一沟槽和第二沟槽下方。 此外，一种方法包括在第一源极/漏极区域和第二源极漏极区域之间的衬底中形成位线穿通阻挡层，并在第一沟槽的第一侧壁上形成第一存储元件，在第二沟槽的第二沟槽上形成第二存储元件 第二元件的侧壁。 形成与第一存储元件和第二存储元件接触的字线。

公开(公告)号：US06754105B1

公开(公告)日：2004-06-22

申请号：US10430582

申请日：2003-05-06

申请人： Chi Chang ,  Wei Zheng ,  Hidehiko Shiraiwa

发明人： Chi Chang ,  Wei Zheng ,  Hidehiko Shiraiwa

IPC分类号： G11C1604

CPC分类号： H01L27/11568 ,  G11C16/0475 ,  H01L27/115 ,  H01L29/42336 ,  H01L29/7887 ,  H01L29/7923

摘要： A memory device that includes a charge trapping region disposed laterally adjacent a first end of a channel such that energetic electrons traversing the channel can be ballistically injected into the charge trapping region.

摘要翻译： 一种存储器件，其包括电荷俘获区域，该电荷俘获区域设置成横向邻近沟道的第一端，使得穿过沟道的高能电子可以弹道地注入电荷俘获区域。

公开(公告)号：US07671403B2

公开(公告)日：2010-03-02

申请号：US11567257

申请日：2006-12-06

申请人： Wei Zheng ,  Chi Chang ,  Mark Randolph ,  Satoshi Torii

发明人： Wei Zheng ,  Chi Chang ,  Mark Randolph ,  Satoshi Torii

IPC分类号： H01L29/792

CPC分类号： H01L27/115 ,  H01L27/11568

摘要： A device includes a substrate and multiple wells formed over the substrate and isolated from one another by dielectric trenches. The device further includes multiple memory elements formed over the wells, each of the memory elements extending approximately perpendicular to the wells and including a material doped with n-type impurities. The device also includes multiple source/drain regions, each source/drain region formed within one of multiple trenches and inside one of the plurality of wells between a pair of the memory elements, each of the source/drain regions implanted with p-type impurities. The device further includes a first substrate contact formed in a first one of the multiple trenches through a first one of the wells into the substrate and a second substrate contact formed in a second one of the multiple trenches through a second one of the wells into the substrate.

摘要翻译： 一种器件包括衬底和形成在衬底上并由电介质沟槽彼此隔离的多个阱。 该器件还包括形成在阱上的多个存储元件，每个存储元件大致垂直于阱延伸并且包括掺杂有n型杂质的材料。 器件还包括多个源极/漏极区域，每个源极/漏极区域形成在多个沟槽中的一个内，并且在一对存储元件之间的多个阱中的一个内部，源极/漏极区域中的每一个注入p型杂质 。 所述器件还包括形成在所述多个沟槽中的第一个沟槽中的第一衬底接触件，穿过所述衬底中的第一孔，以及形成在所述多个沟槽中的第二个沟槽中的第二衬底接触件中的第二衬底接触入第 基质。