利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

586 条记录 (耗时 0.035 秒)

    AIR GAP STRUCTURE HAVING PROTECTIVE METAL SILICIDE PADS ON A METAL FEATURE
    51.
    发明申请
    AIR GAP STRUCTURE HAVING PROTECTIVE METAL SILICIDE PADS ON A METAL FEATURE 有权
    在金属特征上具有保护性金属硅化物垫的气隙结构

    公开(公告)号：US20110092067A1

    公开(公告)日：2011-04-21

    申请号：US12972808

    申请日：2010-12-20

    申请人： Griselda Bonilla ,  Daniel C. Edelstein ,  Satyanarayana V. Nitta ,  Takeshi Nogami ,  Shom Ponoth ,  David L. Rath ,  Chih-Chao Yang

    发明人： Griselda Bonilla ,  Daniel C. Edelstein ,  Satyanarayana V. Nitta ,  Takeshi Nogami ,  Shom Ponoth ,  David L. Rath ,  Chih-Chao Yang

    IPC分类号： H01L21/4763

    CPC分类号： H01L23/5222 ,  H01L21/31144 ,  H01L21/7682 ,  H01L21/76849 ,  H01L21/76852 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A hard mask is formed on an interconnect structure comprising a low-k material layer and a metal feature embedded therein. A block polymer is applied to the hard mask layer, self-assembled, and patterned to form a polymeric matrix of a polymeric block component and containing cylindrical holes. The hard mask and the low-k material layer therebelow are etched to form cavities. A conductive material is plated on exposed metallic surfaces including portions of top surfaces of the metal feature to form metal pads. Metal silicide pads are formed by exposure of the metal pads to a silicon containing gas. An etch is performed to enlarge and merge the cavities in the low-k material layer. The metal feature is protected from the etch by the metal silicide pads. An interconnect structure having an air gap and free of defects to surfaces of the metal feature is formed.

    摘要翻译： 在包括低k材料层和嵌入其中的金属特征的互连结构上形成硬掩模。 将嵌段聚合物施加到硬掩模层上，自组装和图案化以形成聚合物嵌段组分的聚合物基质并且包含圆柱形孔。 蚀刻硬掩模和低k材料层以形成空腔。 导电材料镀在暴露的金属表面上，包括金属特征的顶表面的部分以形成金属垫。 金属硅化物焊盘通过将金属焊盘暴露于含硅气体而形成。 进行蚀刻以放大和合并低k材料层中的空腔。 通过金属硅化物焊盘防止金属特征被蚀刻。 形成具有空隙并且没有金属特征表面的缺陷的互连结构。

    Redundant barrier structure for interconnect and wiring applications, design structure and method of manufacture
    52.
    发明授权
    Redundant barrier structure for interconnect and wiring applications, design structure and method of manufacture 有权
    互连和布线应用的冗余屏障结构，设计结构和制造方法

    公开(公告)号：US07928569B2

    公开(公告)日：2011-04-19

    申请号：US12191543

    申请日：2008-08-14

    申请人： Daniel C. Edelstein ,  Chih-Chao Yang

    发明人： Daniel C. Edelstein ,  Chih-Chao Yang

    IPC分类号： H01L21/44 ,  H01L23/48 ,  H01L23/52 ,  G06F9/45

    CPC分类号： H01L21/76846

    摘要： A redundant diffusion barrier structure and method of fabricated is provided for interconnect and wiring applications. The structure can also be a design structure. The structure includes a first liner lining at least one of a trench and a via and a second liner deposited over the first liner. The second liner comprises RuX. X is at least one of Boron and Phosphorous. The structure comprises a metal deposited on the second liner in the at least one trench and via to form a metal interconnect or wiring.

    摘要翻译： 为互连和布线应用提供了冗余扩散阻挡结构和制造方法。 该结构也可以是设计结构。 该结构包括沉积在第一衬垫上的第一衬里衬里，沟槽和通孔中的至少一个和第二衬垫。 第二衬里包括RuX。 X是硼和磷中的至少一种。 该结构包括沉积在至少一个沟槽中的第二衬垫上的金属和通孔，以形成金属互连或布线。

    HIGH ASPECT RATIO ELECTROPLATED METAL FEATURE AND METHOD
    55.
    发明申请
    HIGH ASPECT RATIO ELECTROPLATED METAL FEATURE AND METHOD 有权
    高比例电镀金属特征及方法

    公开(公告)号：US20100143649A1

    公开(公告)日：2010-06-10

    申请号：US12706108

    申请日：2010-02-16

    申请人： Daniel C. Edelstein ,  Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

    发明人： Daniel C. Edelstein ,  Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

    IPC分类号： B32B3/10

    CPC分类号： C25D5/02 ,  Y10T428/24331 ,  Y10T428/24917

    摘要： Disclosed are embodiments of an improved high aspect ratio electroplated metal structure (e.g., a copper or copper alloy interconnect, such as a back end of the line (BEOL) or middle of the line (MOL) contact) in which the electroplated metal fill material is free from seams and/or voids. Also, disclosed are embodiments of a method of forming such an electroplated metal structure by lining a high aspect ratio opening (e.g., a high aspect ratio via or trench) with a metal-plating seed layer and, then, forming a protective layer over the portion of the metal-plating seed layer adjacent to the opening sidewalls so that subsequent electroplating occurs only from the bottom surface of the opening up.

    摘要翻译： 公开了改进的高宽比电镀金属结构（例如，铜或铜合金互连，例如线的后端（BEOL）或线的中间（MOL）接触）的实施例，其中电镀金属填充材料 没有接缝和/或空隙。 此外，公开了通过用金属电镀种子层衬里高纵横比开口（例如，高纵横比通孔或沟槽）形成这种电镀金属结构的方法的实施例，然后在其上形成保护层 金属电镀种子层的一部分与开口侧壁相邻，使得随后的电镀仅从开口的底表面发生。

    HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS
    57.
    发明申请
    HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS 审中-公开
    用于互连应用的高纯度Cu结构

    公开(公告)号：US20090194875A1

    公开(公告)日：2009-08-06

    申请号：US12023318

    申请日：2008-01-31

    申请人： Chih-Chao Yang ,  Daniel C. Edelstein

    发明人： Chih-Chao Yang ,  Daniel C. Edelstein

    IPC分类号： H01L23/48 ,  H01L21/4763

    CPC分类号： H01L21/76877 ,  H01L21/76843 ,  H01L21/76864 ,  H01L21/76873 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

    摘要： A structure and method of forming a high purity copper structure for interconnect applications is described. The structure includes a patterned dielectric material and at least one Cu-containing conductive material having an upper surface embedded within the dielectric material; and a diffusion barrier and a noble metal liner separating the patterned dielectric material from the at least one Cu-containing conductive material; where the Cu-containing conductive material having high purity, C

    摘要翻译： 描述了形成用于互连应用的高纯度铜结构的结构和方法。 该结构包括图案化电介质材料和至少一个含有导电材料，其中上表面嵌入电介质材料内; 以及将所述图案化电介质材料与所述至少一种含Cu导电材料分离的扩散阻挡层和贵金属衬垫; 其中含Cu的导电材料具有高纯度，C <10ppm，Cl <10ppm，S <10ppm，均匀的杂质。 还描述了制造互连结构的方法。 该方法包括提供包括具有至少一个开口的电介质的初始互连结构; 在所有暴露表面上形成扩散阻挡层; 在扩散阻挡层上形成贵金属层; 在贵金属层上形成含Cu层; 并用含Cu层完全填充至少一个开口。

    STRUCTURE FOR METAL CAP APPLICATIONS
    58.
    发明申请
    STRUCTURE FOR METAL CAP APPLICATIONS 审中-公开
    金属盖应用结构

    公开(公告)号：US20080197499A1

    公开(公告)日：2008-08-21

    申请号：US11675296

    申请日：2007-02-15

    申请人： Chih-Chao Yang ,  Daniel C. Edelstein ,  Keith Kwong Hon Wong ,  Haining Yang

    发明人： Chih-Chao Yang ,  Daniel C. Edelstein ,  Keith Kwong Hon Wong ,  Haining Yang

    IPC分类号： H01L23/48 ,  H01L21/4763

    CPC分类号： H01L21/7684 ,  H01L21/76826 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76885

    摘要： An interconnect structure is provided in which the conductive features embedded within a dielectric material are capped with a metallic capping layer, yet no metallic residue is present on the surface of the dielectric material in the final structure. The inventive interconnect structure has improved dielectric breakdown strength as compared to prior art interconnect structures. Moreover, the inventive interconnect structure has better reliability and technology extendibility for the semiconductor industry. The inventive interconnect structure includes a dielectric material having at least one metallic capped conductive feature embedded therein, wherein a top portion of said at least one metallic capped conductive feature extends above an upper surface of the dielectric material. A dielectric capping layer is located on the dielectric material and it encapsulates the top portion of said at least one metallic capped conductive feature that extends above the upper surface of dielectric material.

    摘要翻译： 提供了一种互连结构，其中嵌入电介质材料内的导电特征被金属覆盖层封盖，但在最终结构中绝缘材料表面上没有金属残留物。 与现有技术的互连结构相比，本发明的互连结构具有改善的介电击穿强度。 此外，本发明的互连结构对于半导体工业具有更好的可靠性和技术可扩展性。 本发明的互连结构包括具有嵌入其中的至少一个金属封盖的导电特征的电介质材料，其中所述至少一个金属封端的导电特征的顶部在电介质材料的上表面上方延伸。 电介质覆盖层位于电介质材料上，并且封装在电介质材料的上表面上方延伸的所述至少一个金属封盖导电特征的顶部。

    Overlay-tolerant via mask and reactive ion etch (RIE) technique
    60.
    发明授权
    Overlay-tolerant via mask and reactive ion etch (RIE) technique 有权
    覆盖层通过掩模和反应离子蚀刻（RIE）技术

    公开(公告)号：US09059254B2

    公开(公告)日：2015-06-16

    申请号：US13604660

    申请日：2012-09-06

    申请人： Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Shom Ponoth ,  Chih-Chao Yang

    发明人： Steven J. Holmes ,  David V. Horak ,  Charles W. Koburger, III ,  Shom Ponoth ,  Chih-Chao Yang

    IPC分类号： H01L21/44 ,  H01L21/768 ,  H01L21/311

    CPC分类号： H01L23/528 ,  H01L21/31144 ,  H01L21/76807 ,  H01L21/76816 ,  H01L21/76831 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

    摘要： A method is provided that includes first etching a substrate according to a first mask. The first etching forms a first etch feature in the substrate to a first depth. The first etching also forms a sliver opening in the substrate. The sliver opening may then be filled with a fill material. A second mask may be formed by removing a portion of the first mask. The substrate exposed by the second mask may be etched with a second etch, in which the second etching is selective to the fill material. The second etching extends the first etch feature to a second depth that is greater than the first depth, and the second etch forms a second etch feature. The first etch feature and the second etch feature may then be filled with a conductive metal.

    摘要翻译： 提供了一种方法，其包括首先根据第一掩模蚀刻衬底。 第一蚀刻在衬底中形成第一深度的第一蚀刻特征。 第一蚀刻还在衬底中形成条条开口。 然后可以用填充材料填充条子开口。 可以通过去除第一掩模的一部分来形成第二掩模。 可以用第二蚀刻蚀刻由第二掩模曝光的衬底，其中第二蚀刻对填充材料是选择性的。 第二蚀刻将第一蚀刻特征扩展到大于第一深度的第二深度，并且第二蚀刻形成第二蚀刻特征。 然后可以用导电金属填充第一蚀刻特征和第二蚀刻特征。